Link tải luận văn miễn phí cho ae Kết Nối
THIẾT kế mô PHỎNG MẠCH CỘNG 4BITS và XUẤT RA mã LED 7 đoạn (verilog và VHDL có code )
ĐỒ ÁN 2
THIẾT KẾ MÔ PHỎNG MẠCH CỘNG 4BITS VÀ XUẤT RA MÃ LED 7 ĐOẠN
MỤC LỤC
CHƯƠNG I: GIỚI THIỆU TỔNG QUAN VỀ ĐỀ TÀI THIẾT KẾ BỘ NHÂN 4 BIT 8
1. Giới thiệu đề tài và nguyên lý thiết kế Chip 8
1.1 Giới thiệu đề tài đồ án 2 8
1.2 Nguyên lý thiết kế Chip 8
2. Sơ đồ khối mạch thiết kế 9
CHƯƠNG II: TÌM HIỂU NGÔN NGỮ VERILOG/ VHDL 10
1. Một số khái niệm về Verilog 10
2. Phương pháp thiết kế 10
3. Các mức mô tả Logic 11
4. Cấu trúc và các viết chương trình một module 12
4.1 Cấu trúc 12
4.2 Các qui ước 13
4.3 Các phép tính 14
CHƯƠNG III: TÌM HIỂU NGUYÊN LÝ HOẠT ĐỘNG CỦA BỘ CỘNG 4BITS XUẤT LED 7 ĐOẠN 16
1. Sơ đồ giải thuật 16
2. Nguyên lý hoạt động chính 17
2.1 Nguyên lý hoạt động của bộ cộng (Full adder) 17
2.2 Nguyên lý hoạt động của các khối còn lại 19
CHƯƠNG IV: VIẾT CODE MÔ TẢ MẠCH DÙNG PHẦN MÊM QUARTUS II 24
CHƯƠNG V: MÔ PHỎNG MẠCH 36
KẾT LUẬN 39
TÀI LIỆU THAM KHẢO 40
DANH MỤC HÌNH VẼ
CHƯƠNG 1:
1.1: Tổng quan về nguyên lý thiết kế Chip……………………………………...8
2.1:Thiế kế Top-down……………………………………………………………10
2.2:Thiết kế Bottom-down………………………….…………………………....11
CHƯƠNG II
2.1: cổng logic trong bộ Full adder 1 bit………………………………………..17
CHƯƠNG I: GIỚI THIỆU TỔNG QUAN VỀ ĐỀ TÀI THIẾT KẾ BỘ NHÂN 4 BIT
1. Giới thiệu đề tài và nguyên lý thiết kế Chip
1.1 Giới thiệu đề tài đồ án 2
Trong việc tính toán trong máy tính, những phép tính cơ bản thường sử dụng đó là các phép tính cộng ,trừ, nhân, chia...Trong bài báo cáo này ta tìm hiểu và phân tích về phép nhân 2 số 4 bit từ đó thiết kế mạch nhân 4 bit.
Cộng hai số nhị phân cũng tương tự như trong thập phân,tuy nhiên vì hệ nhị phân chỉ có hai số 0 và 1 nên việc cộng cũng tương đối đơn giản.
1.2 Nguyên lý thiết kế Chip
Nguyên lý thiết kế chip ICs số thường dựa trên quá trình “Basic platform development flow”
Hình 1.1: Tổng quan về nguyên lý thiết kế Chip
Khi thực hiện một thiết kế ta cần phân tích, xác định các đặc tính kỹ thuật của IC số bằng cách tìm hiểu xu hướng thị trường, các yêu cầu của khách hàng. Từ đó đưa ra các đặc trưng (spec) của hệ thống, các thông số kỹ thuật: hoạt động của hệ thống (performance), tiêu hao năng lượng (power dissipation), độ tin cậy, giá cả…
Trong quá trình thiết kế ta cần quan tâm:
– Tối ưu hóa hệ thống: rút gọn các phần dư, mô tả không cần thiết.
– Cần phân tích để tránh các tình huống, yếu tố có thể làm thay đổi hệ thống. Ví dụ: cấu trúc các khối, phân tầng thiết kế,chiều dài dây nối, … có thể làm thay đổi tần số hoạt động tối đa, công suất tiêu tán của chip…
Về mặt kỹ thuật ta cần quan tâm đến spec, và các thông số kỹ thuật khác: tần số hoạt động, kích thước, công nghệ chế tạo.
Các hệ thống lớn thường được xây dựng lên bằng cách kế thừa các hệ thống nhỏ có sẵn. Kết hợp và phát triển các hệ thống nhỏ để có được hệ thống lớn. Tập hợp các hệ thống nhỏ này được lưu giữ trong thư viện. Đây chính là quá trình hình thành các thư viện thiết kế (các library cell).
Ngoài các library cell, còn cần có thêm các thư viện công nghệ, các luật, quy tắc thiết kế,…
2. Sơ đồ khối mạch thiết kế
Hình 2.1 Sơ đồ khối bộ cộng 4 bits xuất led 7 đoạn
CHƯƠNG II: TÌM HIỂU NGÔN NGỮ VERILOG/ VHDL
1. Một số khái niệm về Verilog
Verilog HDL là một ngôn ngữ mô tả phần cứng đa mục đích dễ học và dễ sử dụng. Nó có cấu trúc đơn giản tương tự ngôn ngữ lập trình C. Đối với người thiết kế đã có kinh nghiệm trong lập trình với ngôn ngữ C sẽ thấy dễ dàng khi học về Verilog.
Verilog cho phép người thiết kế mô tả thiết kế ở nhiều cấp độ: mô tả hành vi, mô tả luồng dữ liệu, mô tả mức cổng, thanh ghi hay kết hợp giữa các mức này. Do đó người thiết kế chỉ cần học một ngôn ngữ duy nhất cho nhiều loại thiết kế khác nhau.
Hầu hết các công cụ tổng hợp đều hỗ trợ ngôn ngữ Verilog. Do đó, Verilog ngày càng trở nên phổ biến và là lựa chọn của các nhà thiết kế.
Tất cả các nhà sản xuất đều cung cấp thư viện VerilogHDL để tổng hợp cho thiết kế. Nên việc sử dụng Verilog cho phép chúng ta lựa chọn nhà sản xuất.
2. Phương pháp thiết kế
Để dễ cho việc thiết kế người ta thường chia nhỏ công việc ra để giải quyết.
Sau khi chia nhỏ công việc cho thiết kế người ta có thể thực hiện thiết kế theo 2 phương pháp từ trên xuống (top-down) hay từ dưới lên (bottom-up).
Top-down là phương pháp thiết kế thực hiện thiết kế các khối top trước rồi mới thiết kế các khối chính, cuối cùng mới thiết kế các khối cell lá (leaf cell). Top-down design đòi hỏi người thiết kế rất cẩn thận và tuân thủ chặt các nguyên tắc trong thiết kế. Các module con được gọi khi chưa được thiết kế.
Hình 2.1 Mô tả phương pháp thiết kế Top-down
Bottom-up là phương pháp thiết kế mà trong đó ta sẽ xây dựng các khối nhỏ trước. Sau đó các khối thiết kế lớn sẽ được xây dựng từ các khối thiết kế nhỏ này. Từng bước xây dựng lên các khối cao hơn cho đến khi xây dựng lên được top module.
ĐỒ ÁN 2
THIẾT KẾ MÔ PHỎNG MẠCH CỘNG 4BITS VÀ XUẤT RA MÃ LED 7 ĐOẠN
MỤC LỤC
CHƯƠNG I: GIỚI THIỆU TỔNG QUAN VỀ ĐỀ TÀI THIẾT KẾ BỘ NHÂN 4 BIT 8
1. Giới thiệu đề tài và nguyên lý thiết kế Chip 8
1.1 Giới thiệu đề tài đồ án 2 8
1.2 Nguyên lý thiết kế Chip 8
2. Sơ đồ khối mạch thiết kế 9
CHƯƠNG II: TÌM HIỂU NGÔN NGỮ VERILOG/ VHDL 10
1. Một số khái niệm về Verilog 10
2. Phương pháp thiết kế 10
3. Các mức mô tả Logic 11
4. Cấu trúc và các viết chương trình một module 12
4.1 Cấu trúc 12
4.2 Các qui ước 13
4.3 Các phép tính 14
CHƯƠNG III: TÌM HIỂU NGUYÊN LÝ HOẠT ĐỘNG CỦA BỘ CỘNG 4BITS XUẤT LED 7 ĐOẠN 16
1. Sơ đồ giải thuật 16
2. Nguyên lý hoạt động chính 17
2.1 Nguyên lý hoạt động của bộ cộng (Full adder) 17
2.2 Nguyên lý hoạt động của các khối còn lại 19
CHƯƠNG IV: VIẾT CODE MÔ TẢ MẠCH DÙNG PHẦN MÊM QUARTUS II 24
CHƯƠNG V: MÔ PHỎNG MẠCH 36
KẾT LUẬN 39
TÀI LIỆU THAM KHẢO 40
DANH MỤC HÌNH VẼ
CHƯƠNG 1:
1.1: Tổng quan về nguyên lý thiết kế Chip……………………………………...8
2.1:Thiế kế Top-down……………………………………………………………10
2.2:Thiết kế Bottom-down………………………….…………………………....11
CHƯƠNG II
2.1: cổng logic trong bộ Full adder 1 bit………………………………………..17
CHƯƠNG I: GIỚI THIỆU TỔNG QUAN VỀ ĐỀ TÀI THIẾT KẾ BỘ NHÂN 4 BIT
1. Giới thiệu đề tài và nguyên lý thiết kế Chip
1.1 Giới thiệu đề tài đồ án 2
Trong việc tính toán trong máy tính, những phép tính cơ bản thường sử dụng đó là các phép tính cộng ,trừ, nhân, chia...Trong bài báo cáo này ta tìm hiểu và phân tích về phép nhân 2 số 4 bit từ đó thiết kế mạch nhân 4 bit.
Cộng hai số nhị phân cũng tương tự như trong thập phân,tuy nhiên vì hệ nhị phân chỉ có hai số 0 và 1 nên việc cộng cũng tương đối đơn giản.
1.2 Nguyên lý thiết kế Chip
Nguyên lý thiết kế chip ICs số thường dựa trên quá trình “Basic platform development flow”
Hình 1.1: Tổng quan về nguyên lý thiết kế Chip
Khi thực hiện một thiết kế ta cần phân tích, xác định các đặc tính kỹ thuật của IC số bằng cách tìm hiểu xu hướng thị trường, các yêu cầu của khách hàng. Từ đó đưa ra các đặc trưng (spec) của hệ thống, các thông số kỹ thuật: hoạt động của hệ thống (performance), tiêu hao năng lượng (power dissipation), độ tin cậy, giá cả…
Trong quá trình thiết kế ta cần quan tâm:
– Tối ưu hóa hệ thống: rút gọn các phần dư, mô tả không cần thiết.
– Cần phân tích để tránh các tình huống, yếu tố có thể làm thay đổi hệ thống. Ví dụ: cấu trúc các khối, phân tầng thiết kế,chiều dài dây nối, … có thể làm thay đổi tần số hoạt động tối đa, công suất tiêu tán của chip…
Về mặt kỹ thuật ta cần quan tâm đến spec, và các thông số kỹ thuật khác: tần số hoạt động, kích thước, công nghệ chế tạo.
Các hệ thống lớn thường được xây dựng lên bằng cách kế thừa các hệ thống nhỏ có sẵn. Kết hợp và phát triển các hệ thống nhỏ để có được hệ thống lớn. Tập hợp các hệ thống nhỏ này được lưu giữ trong thư viện. Đây chính là quá trình hình thành các thư viện thiết kế (các library cell).
Ngoài các library cell, còn cần có thêm các thư viện công nghệ, các luật, quy tắc thiết kế,…
2. Sơ đồ khối mạch thiết
Hình 2.1 Sơ đồ khối bộ cộng 4 bits xuất led 7 đoạn
CHƯƠNG II: TÌM HIỂU NGÔN NGỮ VERILOG/ VHDL
1. Một số khái niệm về Verilog
Verilog HDL là một ngôn ngữ mô tả phần cứng đa mục đích dễ học và dễ sử dụng. Nó có cấu trúc đơn giản tương tự ngôn ngữ lập trình C. Đối với người thiết kế đã có kinh nghiệm trong lập trình với ngôn ngữ C sẽ thấy dễ dàng khi học về Verilog.
Verilog cho phép người thiết kế mô tả thiết kế ở nhiều cấp độ: mô tả hành vi, mô tả luồng dữ liệu, mô tả mức cổng, thanh ghi hay kết hợp giữa các mức này. Do đó người thiết kế chỉ cần học một ngôn ngữ duy nhất cho nhiều loại thiết kế khác nhau.
Hầu hết các công cụ tổng hợp đều hỗ trợ ngôn ngữ Verilog. Do đó, Verilog ngày càng trở nên phổ biến và là lựa chọn của các nhà thiết kế.
Tất cả các nhà sản xuất đều cung cấp thư viện VerilogHDL để tổng hợp cho thiết kế. Nên việc sử dụng Verilog cho phép chúng ta lựa chọn nhà sản xuất.
2. Phương pháp thiết kế
Để dễ cho việc thiết kế người ta thường chia nhỏ công việc ra để giải quyết.
Sau khi chia nhỏ công việc cho thiết kế người ta có thể thực hiện thiết kế theo 2 phương pháp từ trên xuống (top-down) hay từ dưới lên (bottom-up).
Top-down là phương pháp thiết kế thực hiện thiết kế các khối top trước rồi mới thiết kế các khối chính, cuối cùng mới thiết kế các khối cell lá (leaf cell). Top-down design đòi hỏi người thiết kế rất cẩn thận và tuân thủ chặt các nguyên tắc trong thiết kế. Các module con được gọi khi chưa được thiết kế.
Hình 2.1 Mô tả phương pháp thiết kế Top-down
Bottom-up là phương pháp thiết kế mà trong đó ta sẽ xây dựng các khối nhỏ trước. Sau đó các khối thiết kế lớn sẽ được xây dựng từ các khối thiết kế nhỏ này. Từng bước xây dựng lên các khối cao hơn cho đến khi xây dựng lên được top module.
KẾT LUẬN
-Quá trình mô phỏng đã đáp ứng được yêu cầu ban đầu đặt ra,kết quả hiển thị chính xác,không có sai sót
-Tuy nhiên mạch thiết kế vẫn còn có nhiều nhược điểm như:
+ Code quá dài,chưa được tối ưu
+Do khối led HEX 1 chỉ hiển thị được 2 giá trị là 0 và 1 mà 2 luồng dữ liệu đầu vào khối ADDER tới 4 bit tức giá trị cộng được tối đa là 30 trong khi đó 2 khối led chỉ hiển thị được tối đa là 19.Vượt quá giá trị này khối led sẽ hiển thị sai
-Ứng dụng: dùng để tạo ra các con chip,vi mạch,có chức năng cộng.
Do Drive thay đổi chính sách, nên một số link cũ yêu cầu duyệt download. các bạn chỉ cần làm theo hướng dẫn.
Password giải nén nếu cần: ket-noi.com | Bấm trực tiếp vào Link để tải:
THIẾT kế mô PHỎNG MẠCH CỘNG 4BITS và XUẤT RA mã LED 7 đoạn (verilog và VHDL có code )
ĐỒ ÁN 2
THIẾT KẾ MÔ PHỎNG MẠCH CỘNG 4BITS VÀ XUẤT RA MÃ LED 7 ĐOẠN
MỤC LỤC
CHƯƠNG I: GIỚI THIỆU TỔNG QUAN VỀ ĐỀ TÀI THIẾT KẾ BỘ NHÂN 4 BIT 8
1. Giới thiệu đề tài và nguyên lý thiết kế Chip 8
1.1 Giới thiệu đề tài đồ án 2 8
1.2 Nguyên lý thiết kế Chip 8
2. Sơ đồ khối mạch thiết kế 9
CHƯƠNG II: TÌM HIỂU NGÔN NGỮ VERILOG/ VHDL 10
1. Một số khái niệm về Verilog 10
2. Phương pháp thiết kế 10
3. Các mức mô tả Logic 11
4. Cấu trúc và các viết chương trình một module 12
4.1 Cấu trúc 12
4.2 Các qui ước 13
4.3 Các phép tính 14
CHƯƠNG III: TÌM HIỂU NGUYÊN LÝ HOẠT ĐỘNG CỦA BỘ CỘNG 4BITS XUẤT LED 7 ĐOẠN 16
1. Sơ đồ giải thuật 16
2. Nguyên lý hoạt động chính 17
2.1 Nguyên lý hoạt động của bộ cộng (Full adder) 17
2.2 Nguyên lý hoạt động của các khối còn lại 19
CHƯƠNG IV: VIẾT CODE MÔ TẢ MẠCH DÙNG PHẦN MÊM QUARTUS II 24
CHƯƠNG V: MÔ PHỎNG MẠCH 36
KẾT LUẬN 39
TÀI LIỆU THAM KHẢO 40
DANH MỤC HÌNH VẼ
CHƯƠNG 1:
1.1: Tổng quan về nguyên lý thiết kế Chip……………………………………...8
2.1:Thiế kế Top-down……………………………………………………………10
2.2:Thiết kế Bottom-down………………………….…………………………....11
CHƯƠNG II
2.1: cổng logic trong bộ Full adder 1 bit………………………………………..17
CHƯƠNG I: GIỚI THIỆU TỔNG QUAN VỀ ĐỀ TÀI THIẾT KẾ BỘ NHÂN 4 BIT
1. Giới thiệu đề tài và nguyên lý thiết kế Chip
1.1 Giới thiệu đề tài đồ án 2
Trong việc tính toán trong máy tính, những phép tính cơ bản thường sử dụng đó là các phép tính cộng ,trừ, nhân, chia...Trong bài báo cáo này ta tìm hiểu và phân tích về phép nhân 2 số 4 bit từ đó thiết kế mạch nhân 4 bit.
Cộng hai số nhị phân cũng tương tự như trong thập phân,tuy nhiên vì hệ nhị phân chỉ có hai số 0 và 1 nên việc cộng cũng tương đối đơn giản.
1.2 Nguyên lý thiết kế Chip
Nguyên lý thiết kế chip ICs số thường dựa trên quá trình “Basic platform development flow”
Hình 1.1: Tổng quan về nguyên lý thiết kế Chip
Khi thực hiện một thiết kế ta cần phân tích, xác định các đặc tính kỹ thuật của IC số bằng cách tìm hiểu xu hướng thị trường, các yêu cầu của khách hàng. Từ đó đưa ra các đặc trưng (spec) của hệ thống, các thông số kỹ thuật: hoạt động của hệ thống (performance), tiêu hao năng lượng (power dissipation), độ tin cậy, giá cả…
Trong quá trình thiết kế ta cần quan tâm:
– Tối ưu hóa hệ thống: rút gọn các phần dư, mô tả không cần thiết.
– Cần phân tích để tránh các tình huống, yếu tố có thể làm thay đổi hệ thống. Ví dụ: cấu trúc các khối, phân tầng thiết kế,chiều dài dây nối, … có thể làm thay đổi tần số hoạt động tối đa, công suất tiêu tán của chip…
Về mặt kỹ thuật ta cần quan tâm đến spec, và các thông số kỹ thuật khác: tần số hoạt động, kích thước, công nghệ chế tạo.
Các hệ thống lớn thường được xây dựng lên bằng cách kế thừa các hệ thống nhỏ có sẵn. Kết hợp và phát triển các hệ thống nhỏ để có được hệ thống lớn. Tập hợp các hệ thống nhỏ này được lưu giữ trong thư viện. Đây chính là quá trình hình thành các thư viện thiết kế (các library cell).
Ngoài các library cell, còn cần có thêm các thư viện công nghệ, các luật, quy tắc thiết kế,…
2. Sơ đồ khối mạch thiết kế
Hình 2.1 Sơ đồ khối bộ cộng 4 bits xuất led 7 đoạn
CHƯƠNG II: TÌM HIỂU NGÔN NGỮ VERILOG/ VHDL
1. Một số khái niệm về Verilog
Verilog HDL là một ngôn ngữ mô tả phần cứng đa mục đích dễ học và dễ sử dụng. Nó có cấu trúc đơn giản tương tự ngôn ngữ lập trình C. Đối với người thiết kế đã có kinh nghiệm trong lập trình với ngôn ngữ C sẽ thấy dễ dàng khi học về Verilog.
Verilog cho phép người thiết kế mô tả thiết kế ở nhiều cấp độ: mô tả hành vi, mô tả luồng dữ liệu, mô tả mức cổng, thanh ghi hay kết hợp giữa các mức này. Do đó người thiết kế chỉ cần học một ngôn ngữ duy nhất cho nhiều loại thiết kế khác nhau.
Hầu hết các công cụ tổng hợp đều hỗ trợ ngôn ngữ Verilog. Do đó, Verilog ngày càng trở nên phổ biến và là lựa chọn của các nhà thiết kế.
Tất cả các nhà sản xuất đều cung cấp thư viện VerilogHDL để tổng hợp cho thiết kế. Nên việc sử dụng Verilog cho phép chúng ta lựa chọn nhà sản xuất.
2. Phương pháp thiết kế
Để dễ cho việc thiết kế người ta thường chia nhỏ công việc ra để giải quyết.
Sau khi chia nhỏ công việc cho thiết kế người ta có thể thực hiện thiết kế theo 2 phương pháp từ trên xuống (top-down) hay từ dưới lên (bottom-up).
Top-down là phương pháp thiết kế thực hiện thiết kế các khối top trước rồi mới thiết kế các khối chính, cuối cùng mới thiết kế các khối cell lá (leaf cell). Top-down design đòi hỏi người thiết kế rất cẩn thận và tuân thủ chặt các nguyên tắc trong thiết kế. Các module con được gọi khi chưa được thiết kế.
Hình 2.1 Mô tả phương pháp thiết kế Top-down
Bottom-up là phương pháp thiết kế mà trong đó ta sẽ xây dựng các khối nhỏ trước. Sau đó các khối thiết kế lớn sẽ được xây dựng từ các khối thiết kế nhỏ này. Từng bước xây dựng lên các khối cao hơn cho đến khi xây dựng lên được top module.
ĐỒ ÁN 2
THIẾT KẾ MÔ PHỎNG MẠCH CỘNG 4BITS VÀ XUẤT RA MÃ LED 7 ĐOẠN
MỤC LỤC
CHƯƠNG I: GIỚI THIỆU TỔNG QUAN VỀ ĐỀ TÀI THIẾT KẾ BỘ NHÂN 4 BIT 8
1. Giới thiệu đề tài và nguyên lý thiết kế Chip 8
1.1 Giới thiệu đề tài đồ án 2 8
1.2 Nguyên lý thiết kế Chip 8
2. Sơ đồ khối mạch thiết kế 9
CHƯƠNG II: TÌM HIỂU NGÔN NGỮ VERILOG/ VHDL 10
1. Một số khái niệm về Verilog 10
2. Phương pháp thiết kế 10
3. Các mức mô tả Logic 11
4. Cấu trúc và các viết chương trình một module 12
4.1 Cấu trúc 12
4.2 Các qui ước 13
4.3 Các phép tính 14
CHƯƠNG III: TÌM HIỂU NGUYÊN LÝ HOẠT ĐỘNG CỦA BỘ CỘNG 4BITS XUẤT LED 7 ĐOẠN 16
1. Sơ đồ giải thuật 16
2. Nguyên lý hoạt động chính 17
2.1 Nguyên lý hoạt động của bộ cộng (Full adder) 17
2.2 Nguyên lý hoạt động của các khối còn lại 19
CHƯƠNG IV: VIẾT CODE MÔ TẢ MẠCH DÙNG PHẦN MÊM QUARTUS II 24
CHƯƠNG V: MÔ PHỎNG MẠCH 36
KẾT LUẬN 39
TÀI LIỆU THAM KHẢO 40
DANH MỤC HÌNH VẼ
CHƯƠNG 1:
1.1: Tổng quan về nguyên lý thiết kế Chip……………………………………...8
2.1:Thiế kế Top-down……………………………………………………………10
2.2:Thiết kế Bottom-down………………………….…………………………....11
CHƯƠNG II
2.1: cổng logic trong bộ Full adder 1 bit………………………………………..17
CHƯƠNG I: GIỚI THIỆU TỔNG QUAN VỀ ĐỀ TÀI THIẾT KẾ BỘ NHÂN 4 BIT
1. Giới thiệu đề tài và nguyên lý thiết kế Chip
1.1 Giới thiệu đề tài đồ án 2
Trong việc tính toán trong máy tính, những phép tính cơ bản thường sử dụng đó là các phép tính cộng ,trừ, nhân, chia...Trong bài báo cáo này ta tìm hiểu và phân tích về phép nhân 2 số 4 bit từ đó thiết kế mạch nhân 4 bit.
Cộng hai số nhị phân cũng tương tự như trong thập phân,tuy nhiên vì hệ nhị phân chỉ có hai số 0 và 1 nên việc cộng cũng tương đối đơn giản.
1.2 Nguyên lý thiết kế Chip
Nguyên lý thiết kế chip ICs số thường dựa trên quá trình “Basic platform development flow”
Hình 1.1: Tổng quan về nguyên lý thiết kế Chip
Khi thực hiện một thiết kế ta cần phân tích, xác định các đặc tính kỹ thuật của IC số bằng cách tìm hiểu xu hướng thị trường, các yêu cầu của khách hàng. Từ đó đưa ra các đặc trưng (spec) của hệ thống, các thông số kỹ thuật: hoạt động của hệ thống (performance), tiêu hao năng lượng (power dissipation), độ tin cậy, giá cả…
Trong quá trình thiết kế ta cần quan tâm:
– Tối ưu hóa hệ thống: rút gọn các phần dư, mô tả không cần thiết.
– Cần phân tích để tránh các tình huống, yếu tố có thể làm thay đổi hệ thống. Ví dụ: cấu trúc các khối, phân tầng thiết kế,chiều dài dây nối, … có thể làm thay đổi tần số hoạt động tối đa, công suất tiêu tán của chip…
Về mặt kỹ thuật ta cần quan tâm đến spec, và các thông số kỹ thuật khác: tần số hoạt động, kích thước, công nghệ chế tạo.
Các hệ thống lớn thường được xây dựng lên bằng cách kế thừa các hệ thống nhỏ có sẵn. Kết hợp và phát triển các hệ thống nhỏ để có được hệ thống lớn. Tập hợp các hệ thống nhỏ này được lưu giữ trong thư viện. Đây chính là quá trình hình thành các thư viện thiết kế (các library cell).
Ngoài các library cell, còn cần có thêm các thư viện công nghệ, các luật, quy tắc thiết kế,…
2. Sơ đồ khối mạch thiết
Hình 2.1 Sơ đồ khối bộ cộng 4 bits xuất led 7 đoạn
CHƯƠNG II: TÌM HIỂU NGÔN NGỮ VERILOG/ VHDL
1. Một số khái niệm về Verilog
Verilog HDL là một ngôn ngữ mô tả phần cứng đa mục đích dễ học và dễ sử dụng. Nó có cấu trúc đơn giản tương tự ngôn ngữ lập trình C. Đối với người thiết kế đã có kinh nghiệm trong lập trình với ngôn ngữ C sẽ thấy dễ dàng khi học về Verilog.
Verilog cho phép người thiết kế mô tả thiết kế ở nhiều cấp độ: mô tả hành vi, mô tả luồng dữ liệu, mô tả mức cổng, thanh ghi hay kết hợp giữa các mức này. Do đó người thiết kế chỉ cần học một ngôn ngữ duy nhất cho nhiều loại thiết kế khác nhau.
Hầu hết các công cụ tổng hợp đều hỗ trợ ngôn ngữ Verilog. Do đó, Verilog ngày càng trở nên phổ biến và là lựa chọn của các nhà thiết kế.
Tất cả các nhà sản xuất đều cung cấp thư viện VerilogHDL để tổng hợp cho thiết kế. Nên việc sử dụng Verilog cho phép chúng ta lựa chọn nhà sản xuất.
2. Phương pháp thiết kế
Để dễ cho việc thiết kế người ta thường chia nhỏ công việc ra để giải quyết.
Sau khi chia nhỏ công việc cho thiết kế người ta có thể thực hiện thiết kế theo 2 phương pháp từ trên xuống (top-down) hay từ dưới lên (bottom-up).
Top-down là phương pháp thiết kế thực hiện thiết kế các khối top trước rồi mới thiết kế các khối chính, cuối cùng mới thiết kế các khối cell lá (leaf cell). Top-down design đòi hỏi người thiết kế rất cẩn thận và tuân thủ chặt các nguyên tắc trong thiết kế. Các module con được gọi khi chưa được thiết kế.
Hình 2.1 Mô tả phương pháp thiết kế Top-down
Bottom-up là phương pháp thiết kế mà trong đó ta sẽ xây dựng các khối nhỏ trước. Sau đó các khối thiết kế lớn sẽ được xây dựng từ các khối thiết kế nhỏ này. Từng bước xây dựng lên các khối cao hơn cho đến khi xây dựng lên được top module.
KẾT LUẬN
-Quá trình mô phỏng đã đáp ứng được yêu cầu ban đầu đặt ra,kết quả hiển thị chính xác,không có sai sót
-Tuy nhiên mạch thiết kế vẫn còn có nhiều nhược điểm như:
+ Code quá dài,chưa được tối ưu
+Do khối led HEX 1 chỉ hiển thị được 2 giá trị là 0 và 1 mà 2 luồng dữ liệu đầu vào khối ADDER tới 4 bit tức giá trị cộng được tối đa là 30 trong khi đó 2 khối led chỉ hiển thị được tối đa là 19.Vượt quá giá trị này khối led sẽ hiển thị sai
-Ứng dụng: dùng để tạo ra các con chip,vi mạch,có chức năng cộng.
Do Drive thay đổi chính sách, nên một số link cũ yêu cầu duyệt download. các bạn chỉ cần làm theo hướng dẫn.
Password giải nén nếu cần: ket-noi.com | Bấm trực tiếp vào Link để tải:
You must be registered for see links