Download miễn phí Bài giảng Kiến trúc máy tính - Bộ nhớ và các thiết bị lưu trữ
Synchronous DRAM (SDRAM)
Truy cập được đồng bộ hoá với một đồng hồ bên ngoài
Địa chỉ được truyền đến RAM
RAM tìm dữ liệu (CPU đợi như DRAM thông thường)
Khi SDRAM chuyển dữ liệu theo thời gian đồng bộ với system clock,
CPU biết được khi nào dữ liệu sẵn sàng
=> CPU không cần chờ và có thể làm việc khác
Burst mode: cho phép SDRAM thiết lập dòng dữ liệu theo từng block
Chỉ chuyển dữ liệu 1 lần trong 1 chu kỳ đồng hồ
DDR-SDRAM - Double-data-rate 1 SDRAM
Gửi dữ liệu 2 lần trong một chu kỳ đồng hồ (leading & trailing edge)
DDR2-SDRAM - Double-data-rate 2 SDRAM
DDR3-SDRAM - Double-data-rate 3 SDRAM
Cache DRAM: (misubishi)
Tích hợp SRAM cache (16k) vào trong DRAM chip
Để tải bản Đầy Đủ của tài liệu, xin Trả lời bài viết này, Mods sẽ gửi Link download cho bạn sớm nhất qua hòm tin nhắn.
Ai cần download tài liệu gì mà không tìm thấy ở đây, thì đăng yêu cầu down tại đây nhé:
Nhận download tài liệu miễn phí
Tóm tắt nội dung tài liệu:
chu trình nhớ - Memory Cycle Time: Thời gian bộ nhớ đòi hỏi để “hồi phục” trước lần truy cập kế tiếp
= access + recovery
Tốc độ chuyển dữ liệu
Kiểu vật liệu:
Semiconductor :RAM
Magnetic: Disk & Tape
Optical: CD & DVD
Others: Bubble, Hologram
Computer Architecture –Department of Information Systems @ Hoá NGUYEN 9
Đặc điểm…
Đặc trưng vật liệu:
Phân rã - Decay
Dễ thay đổi - Volatility
Có thể xoá được - Erasable
Năng lượng tiêu thụ
Tổ chức:
Cách thức sắp xếp các bits trong một từ
Thường không rõ ràng
VD: interleaved
Computer Architecture –Department of Information Systems @ Hoá NGUYEN 10
2. Bộ nhớ chính
Bộ nhớ bên trong máy tính
Semi-conductor
Truy cập ngẫu nhiên
Kiểu:
RAM- Random Access Memory: lưu giữ những dữ liệu tạm thời
ROM – Read Only Memory: lưu giữ thông tin cố định
Computer Architecture –Department of Information Systems @ Hoá NGUYEN 11
Read Only Memory (ROM)
Lưu giữ thông tin cố định - permanent storage, nonvolatile
Microprogramming
Library subroutines
Systems programs (BIOS)
Function tables
Kiểu:
Written during manufacture
Very expensive for small runs
Programmable (once)
PROM
Needs special equipment to program
Read “mostly”
Erasable Programmable (EPROM)
Erased by UV
Electrically Erasable (EEPROM)
Takes much longer to write than read
Flash memory
Erase whole memory electrically
Computer Architecture –Department of Information Systems @ Hoá NGUYEN 12
RAM
DRAM – Dynamic RAM
Bits được lưu trữ trong các tụ điện
Đơn giản, kích thước bé, giá thành rẻ
Chậm, cần 1 chu trình làm tươi ngay cả khi đã được cung cấp nguồn
SRAM – Static RAM
Bits được lưu trong các flip-flops
Không cần làm tươi, có tốc độ cao
Phức tạp, kích thước to hơn, giá thành cao
Computer Architecture –Department of Information Systems @ Hoá NGUYEN 13
Dynamic RAM
Đường địa chỉ được kích hoạt khi đọc/ghi bit
Transistor switch closed (current flows)
Ghi
Voltage to bit line
High for 1 low for 0
Then signal address line
Transfers charge to capacitor
Đọc
Address line selected
transistor turns on
Charge from capacitor fed via bit line to sense amplifier
Compares with reference value to determine 0 or 1
Capacitor charge must be restored
Computer Architecture –Department of Information Systems @ Hoá NGUYEN 14
Destructive Read
1
Vdd
Wordline Enabled
Sense Amp Enabled
bitline
voltage
Vdd
storage
cell voltage
sense amp
0
After read of 0 or 1, cell contains
something close to 1/2
Computer Architecture –Department of Information Systems @ Hoá NGUYEN 15
Row Buffer
Cơ chế làm tươi - refresh
Sau khi đọc, nội dung của DRAM cell đã bị thay đổi
Lưu các giá trị cells trong bộ đệm hàng row buffer
Ghi lại các giá trị đó cho các cells trong lần đọc kế tiếp
Sense Amps
DRAM cells
Thực tế, DRAM cell sẽ mất nội dung
ngay cả khi không có tác vụ đọc
lý do được gọi là “dynamic”
Vì thế các cells trong DRAM cần được
định kỳ đọc và ghi lại nội dung
1
Gate Leakage
0
Computer Architecture –Department of Information Systems @ Hoá NGUYEN 16
Static RAM
Transistor arrangement gives stable logic state
State 1
C1 high, C2 low
T1 T4 off, T2 T3 on
State 0
C2 high, C1 low
T2 T3 off, T1 T4 on
Address line transistors T5 T6 is switch
Write – apply value to B & compliment to B
Read – value is on line B
Computer Architecture –Department of Information Systems @ Hoá NGUYEN 17
SRAM vs. DRAM
Cả hai đều có tính chất volatile
Cần cung cấp năng lượng để bảo quản dữ liệu
Dynamic cell
Đơn giản, kích thước nhỏ gọn
Mật độ cell cao
Chi phí thấp
Cần chu kỳ làm tươi
Cho phép kết hợp thành các đơn vi nhớ lớn
Static
Nhanh hơn, cồng kềnh hơn
Cho phép xây dựng các bộ nhớ Cache
Computer Architecture –Department of Information Systems @ Hoá NGUYEN 18
Synchronous DRAM (SDRAM)
Truy cập được đồng bộ hoá với một đồng hồ bên ngoài
Địa chỉ được truyền đến RAM
RAM tìm dữ liệu (CPU đợi như DRAM thông thường)
Khi SDRAM chuyển dữ liệu theo thời gian đồng bộ với system clock,
CPU biết được khi nào dữ liệu sẵn sàng
=> CPU không cần chờ và có thể làm việc khác
Burst mode: cho phép SDRAM thiết lập dòng dữ liệu theo từng block
Chỉ chuyển dữ liệu 1 lần trong 1 chu kỳ đồng hồ
DDR-SDRAM - Double-data-rate 1 SDRAM
Gửi dữ liệu 2 lần trong một chu kỳ đồng hồ (leading & trailing edge)
DDR2-SDRAM - Double-data-rate 2 SDRAM
DDR3-SDRAM - Double-data-rate 3 SDRAM
Cache DRAM: (misubishi)
Tích hợp SRAM cache (16k) vào trong DRAM chip
Computer Architecture –Department of Information Systems @ Hoá NGUYEN 19
DRAM Read Timing
Việc truy cập là không đồng
bộ: được kiểm soát bởi các
tín hiệu RAS & CAS, các tín
hiệu này có thể được sinh ra
ngẫu nhiên
Computer Architecture –Department of Information Systems @ Hoá NGUYEN 20
SDRAM Read Timing
Burst Length
Double-Data Rate (DDR) DRAM
transfers data on both rising and
falling edge of the clock
Timing figures taken from “A Performance Comparison of Contemporary
DRAM Architectures” by Cuppu, Jacob, Davis and Mudge
Command frequency
does not change
Computer Architecture –Department of Information Systems @ Hoá NGUYEN 21
DDR SDRAM
Computer Architecture –Department of Information Systems @ Hoá NGUYEN 22
Tổ chức bộ nhớ
Mạch nhớ W từ B bits được tổ chức dưới dạng 1 ma trận n
hàng và m cột từ nhớ B bits
Cần n*m =W words, kích thước bus địa chỉ = /log2W/
B đường dữ liệu
R
o
w
D
e
c
o
d
e
r
Sense Amps
Column Decoder
Memory
Cell Array
Row Buffer
Row
Address
Column
Address
Data Bus
Computer Architecture –Department of Information Systems @ Hoá NGUYEN 23
Ví dụ : 16 Mb DRAM (4M x 4)
RAS: Row Address Select; CAS: Column Address Select
OE: Output Enable ; WE: Write Enable
Computer Architecture –Department of Information Systems @ Hoá NGUYEN 24
DRAM Read Operation
R
o
w
D
e
c
o
d
e
r
Sense Amps
Column Decoder
Memory
Cell Array
Row Buffer
0x1FE
0x000
Data Bus
12
Computer Architecture –Department of Information Systems @ Hoá NGUYEN 25
Packaging
Computer Architecture –Department of Information Systems @ Hoá NGUYEN 26
Tổ chức bộ nhớ lớn
Computer Architecture –Department of Information Systems @ Hoá NGUYEN 27
Ví dụ
Xây dựng một không gian nhớ 216 từ 32 bits
4096 từ nhớ trong RAM
4096 từ nhớ trong ROM
Sử dụng:
chip RAM 1024 × 8 bits
chip ROM 4096 × 8 bits
Cách thức:
Từ = 4 chips 8 bits song song
Bản đồ địa chỉ nhớ
4096 từ nhớ RAM ở địa chỉ thấp nhất (0 - 4095)
4096 từ nhớ ROM ở địa chỉ cao nhất (61440 - 65535)
Những địa chỉ khác không sử dụng
Computer Architecture –Department of Information Systems @ Hoá NGUYEN 28
Ví dụ…
4 tầng RAM (0 - 4095)
0 -1023
1024 - 2047
2048 - 3071
3072 - 4095
1 tầng ROM (61440 - 65535)
Big Endian Little Endian
VD: 0x12.34.56.78
Tầng Bits địa chỉ
RAM 0
RAM 1
RAM 2
RAM 3
Inoccupied
ROM
0000 00xx xxxx xxxx
0000 01xx xxxx xxxx
0000 10xx xxxx xxxx
0000 11xx xxxx xxxx
1111 xxxx xxxx xxxx
Computer Architecture –Department of Information Systems @ Hoá NGUYEN 29
Latency
Width/Speed thay đổi theo kiểu bộ nhớ
Độ trễ từ CPU -> memory controller
Độ trễ từ MC đến chips nhớ
(+ return trip…)
Computer Architecture –Department of Information Systems @ Hoá NGUYEN 30
Memory
Controller
Memory Controller
Scheduler Buffer
Bank 0 Bank 1
Commands ...