Tải miễn phí tiểu luận TÌM HIỂU KIT STARTER SPARTAN 3E
NỘI DUNG TÌM HIỂU: tổng quan về vi mạch FPGA và các khối chức năng của kit Strater Spartan 3E.
CHƯƠNG 1: FPGA- Linh kiện logic khả trình:
1.1. Tổng quát:
- Trước đây phần lớn các linh kiện điện tử là cố định, không lập trình được.
- Các loại linh kiện khả trình đơn giản như: EPROM, EEPROM, Flash, ROM, PLD.
- Để thuận tiện cho việc thử nghiệm, tạo mẫu, phát triển ứng dụng, sản xuất ở quy mô nhỏ, người ta chế tạo ra các linh kiện logic khả trình. Đây là những linh kiện số có thể lập trình lại cho những mục đích khác nhau.
- Có hai loại linh kiện logic khả trình chính: CPLD ( Complex programmable Logic Devices) và FPGA (Field Programmable Gate Array).
- Các hãng sản xuất FPGA/ CPLD: Xilinx, Atera, Atmel, QuickLogic, Actel…
1.2. Khái niệm FPGA:
- FPGA là vi mạch chứa các logic cells. Các Logic cells thực hiện các mạch Logic và được kết nối với nhaubowir ma trận kết nối và chuyển mạch lập trình được.
- FPGA là tập hợp các phần tử rời rạc được kết nối theo một cách chung.
1.3. Các bước thực hiện thiết kế cho FPGA:
- Thiết kế hệ thống và tạo file HDL
- Tiến hành thử nghiệm trong HDL và biểu diễn mô phỏng trên RTL.
- Tổng hợp và biên dịch. Quá trình tổng hợp có nhiệm vụ chuyển các câu lệnh HDL thành các mức trên linh kiện. Quá trình biên dịch sẽ chuyển các lệnh HDL thành tín hiệu vật lý trong chip FPGA.
- Tạo và tải file chương trình. Quá trình này sẽ tạo file netlist. File này được tải vào linh kiện FPGA tuần tự va nó sẽ điều khiển mạch logic và các công tắc.
CHƯƠNG 2: Định tuyến và định vị cho FPGAs:
2.1. Định tuyến:
Đây là một trong những bước cơ bản và quan trọng nhất khi thiết kế FPGA,và là bước cuối trong giai đoạn thiết kế để tạo chuỗi bít cho chương trình.
2.2. Thế hệ bảng định tuyến nguồn:
- Bảng định tuyến nguồn được tao ra để sử dung, gồm hai loại: định tuyến toàn cục và định tuyến cục bộ.
- Các hệ thống FPGA hiện đại có số lượng bảng định tuyến rất lớn với hàng triệu khối logic.
- Trong nhiều trường hợp người ta cần tạo các công cụ định vị và định tuyến cho FPGA. Việc này đảm bảo an toàn khi thay đổi hay thiết lập các thông số trước khi chúng ta hoàn thiện kiến trúc FPGA.
- Quá trình thiết lập thông số cần thiết cho việc định tuyến gồm các bước chính sau:
• Đánh số chân các khối logic ngõ vào và ngõ ra.
• Đạt các khối logic ngõ vào và ngõ ra ở trạng thái cho phép hiệu chỉnh và sử dụng.
• Tương đương hóa các khối logic.
• Đánh dấu I/O để điền vào một hàng hay cột của FPGA.
• Lập quan hệ về chiều rộng giữa các kênh ngang và kênh dọc.
• Lập quan hệ về chiều rộng giữa các vùng khác nhau trong FPGA.
• Chuyển khối để kết nối các vùng định tuyến lớn
• Thiết lập giá trị FC chỉ giá trị các vùng định tuyến trong một kênh.
• Đây có thể là số chân ngõ vào và ngõ ra được kết nối.
• Định loại và phân phói các gói theo một tieu chuẩn nhất đinh.
• Chúng ta cần định chiều dài mỗi gói, số khóa trong mỗi gói cung như phân loại kiểu gói.
2.2.1. Định tuyến toàn cục:
- Định tuyến toàn cục chia các vùng định tuyến đang hoạt động thành các kênh hay các khu vực định tuyến.
- Trong định tuyến toàn cục, bảng định tuyến chỉ ra mục đã định trước để đơn giản hóa quá trình chọn kênh định tuyến
Sau đây là một ví dụ về bảng định tuyến nguồn:
LUT: Look- Up Table
- Thực tế thì vấn đề định tuyến toàn cục FPGA khá giống với chuẩn thiết kế cells (hay MPGA- Metal Programmable Gate Array). Vì vậy nhiều kỹ thuật định tuyến toàn cục ASIC có thể sủ dụng cho định tuyến toàn cục FPGA.
2.2.2. Định tuyến cục bộ:
- Chọn định tuyến cục bộ theo chi phí thấp nhất.
- Loại bỏ các định tuyến cục bộ khác trong cùng khu vực.
- Loại các định tuyến không tương thích với định tuyến vừa chọn cho đến khi tất cả các định tuyến toàn cục được hoàn thiện kết nối bởi các định tuyến cục bộ.
CHƯƠNG 3: Các khối chức năng chính của kit Spartan 3E:
3.1. Các công tắc, nút nhấn, phím điều khiển:
Các công tắc trượt:
- KIT Spartan 3E có 4 công tắc trượt, như hình sau.
- Các công tắc này được bố trí ở góc phải, bên dưới của board. Chúng được kí hiệu là SW3, SW2, SW1 SW0 theo thứ tự từ trái sang phải.
- Khi ở vị trí UP hay ON, công tắc này sẽ kết nối với chân 3,3V của FPGA. Đây là mức logic cao.
- Khi ở vị trí DOWN hay OFF, công tắc này sẽ kết nối với chân mass của FPGA. Đây là mức logic thấp.
Công tắc nút nhấn:
- KIT này cũng có 4 công tắc nút nhấn. Cúng được bố trí ở góc dưới bên trái của board, được kí hiệu lần lượt là: BTN_NORTH, BTN_SOUTH, BTN_EAST, BTN_WEST.
- Khi nhấn và giữ, nút nhấn sẽ được nối đến chân 3,3V của FPGA.
- Trong một số ứng dụng, BTN_SOUTH cũng là một reset mềm để chọn chức năng reset cho FPGA.
Công tắc nút xoay:
- Trên KIT. Có 3 nút nhấn loại này, chúng nằm giữa 4 công tắc nút nhấn.
- Khi xoay các nút này, công tác được nối đến chân 3,3V của FPGA.
LED:
- Có 8 LED đơn trên mạch, được kí hiệu từ LED7 đến LED0. Theo thú tự tù trái sang phải là LED7 đền LED0.
- Mỗi LED được nối sẵn một chân xuống mass, chân còn lại nối với KIT Spartan 3E qua một điện trở hạn dòng 330 Ohm.
3.2. Clock Sources:board hỗ trợ ba nguồn xung clock cơ bản:
Bộ dao động onboard tần số xung clock 50MHz
Xung clock có thể đươc cung cấp từ ngoài board thông qua SMA-style connector.Ngoài ra FPGA có thể phát ra tín hiệu xung clock qua SMA-style connector.
Hay lựa chọn cài đặt bộ dao động kiểu 8 chân DIP cung cấp bởi một socket
Điện áp cho tât cả chân I/O trong FPGA bank0 được điều khiển bởi jumper JP9.Do đó ,những nguồn xung clock này cũng đươc điều khiển bởi JP9.Ban đầu,JP9 đươc set mức 3.3 V.Bộ dao động on board là một thiết bị có áp 3.3 V và có thể không trình diễn như mong đọi khi JP9 set ở mức 2.5 V.
3.3. FPGA Configuration option:
The Spartan-3E FPGA Starter Kit board hỗ trợ nhiêu sự lựa chọn cấu hình FPGA:
• Download FPGA design trực tiếp tới Spartan-3E FPGA thong qua chân JTAG,sử dụng giao diện USB on board.
• Ghi chương trình trên on-board 4Mbit Xilinx XCFO4S nối tiếp Platform Flash PROM,sau đó cấu hình FPGA từ ảnh lưu trữ trong Platform Flash PROM sử dụng Mast Serial mode.
• Ghi chương trình trên on-board 16Mbit ST Microelectronics SPI serialFlash PROM,rồi cáu hình FPGA từ ảnh lưu trữ trong SPI serial Flash PROM sử dụng SPI mode.
• Ghi chương trình trên 128 Mbit Intel StrataFlash parallel NOR Flash PROM,rồi cấu hình FPGA từ ảnh lưu trữ trong Flash PROM sử dụng BPI Up hay BPI Down mode.
3.4. Character LCD Screen:
FPGA điều khiển LCD thong qua 4-bit data .Mặc dù LCD hỗ trợ giao diện 8 bits data,the starter Kit Board sử dụng giao diện 4 bits data đễ tang khả năng kết nối và sự phát triển của các ứng dụng khác trên board cũng như giảm thiểu số chân kết nối.
Link tải:
NỘI DUNG TÌM HIỂU: tổng quan về vi mạch FPGA và các khối chức năng của kit Strater Spartan 3E.
CHƯƠNG 1: FPGA- Linh kiện logic khả trình:
1.1. Tổng quát:
- Trước đây phần lớn các linh kiện điện tử là cố định, không lập trình được.
- Các loại linh kiện khả trình đơn giản như: EPROM, EEPROM, Flash, ROM, PLD.
- Để thuận tiện cho việc thử nghiệm, tạo mẫu, phát triển ứng dụng, sản xuất ở quy mô nhỏ, người ta chế tạo ra các linh kiện logic khả trình. Đây là những linh kiện số có thể lập trình lại cho những mục đích khác nhau.
- Có hai loại linh kiện logic khả trình chính: CPLD ( Complex programmable Logic Devices) và FPGA (Field Programmable Gate Array).
- Các hãng sản xuất FPGA/ CPLD: Xilinx, Atera, Atmel, QuickLogic, Actel…
1.2. Khái niệm FPGA:
- FPGA là vi mạch chứa các logic cells. Các Logic cells thực hiện các mạch Logic và được kết nối với nhaubowir ma trận kết nối và chuyển mạch lập trình được.
- FPGA là tập hợp các phần tử rời rạc được kết nối theo một cách chung.
1.3. Các bước thực hiện thiết kế cho FPGA:
- Thiết kế hệ thống và tạo file HDL
- Tiến hành thử nghiệm trong HDL và biểu diễn mô phỏng trên RTL.
- Tổng hợp và biên dịch. Quá trình tổng hợp có nhiệm vụ chuyển các câu lệnh HDL thành các mức trên linh kiện. Quá trình biên dịch sẽ chuyển các lệnh HDL thành tín hiệu vật lý trong chip FPGA.
- Tạo và tải file chương trình. Quá trình này sẽ tạo file netlist. File này được tải vào linh kiện FPGA tuần tự va nó sẽ điều khiển mạch logic và các công tắc.
CHƯƠNG 2: Định tuyến và định vị cho FPGAs:
2.1. Định tuyến:
Đây là một trong những bước cơ bản và quan trọng nhất khi thiết kế FPGA,và là bước cuối trong giai đoạn thiết kế để tạo chuỗi bít cho chương trình.
2.2. Thế hệ bảng định tuyến nguồn:
- Bảng định tuyến nguồn được tao ra để sử dung, gồm hai loại: định tuyến toàn cục và định tuyến cục bộ.
- Các hệ thống FPGA hiện đại có số lượng bảng định tuyến rất lớn với hàng triệu khối logic.
- Trong nhiều trường hợp người ta cần tạo các công cụ định vị và định tuyến cho FPGA. Việc này đảm bảo an toàn khi thay đổi hay thiết lập các thông số trước khi chúng ta hoàn thiện kiến trúc FPGA.
- Quá trình thiết lập thông số cần thiết cho việc định tuyến gồm các bước chính sau:
• Đánh số chân các khối logic ngõ vào và ngõ ra.
• Đạt các khối logic ngõ vào và ngõ ra ở trạng thái cho phép hiệu chỉnh và sử dụng.
• Tương đương hóa các khối logic.
• Đánh dấu I/O để điền vào một hàng hay cột của FPGA.
• Lập quan hệ về chiều rộng giữa các kênh ngang và kênh dọc.
• Lập quan hệ về chiều rộng giữa các vùng khác nhau trong FPGA.
• Chuyển khối để kết nối các vùng định tuyến lớn
• Thiết lập giá trị FC chỉ giá trị các vùng định tuyến trong một kênh.
• Đây có thể là số chân ngõ vào và ngõ ra được kết nối.
• Định loại và phân phói các gói theo một tieu chuẩn nhất đinh.
• Chúng ta cần định chiều dài mỗi gói, số khóa trong mỗi gói cung như phân loại kiểu gói.
2.2.1. Định tuyến toàn cục:
- Định tuyến toàn cục chia các vùng định tuyến đang hoạt động thành các kênh hay các khu vực định tuyến.
- Trong định tuyến toàn cục, bảng định tuyến chỉ ra mục đã định trước để đơn giản hóa quá trình chọn kênh định tuyến
Sau đây là một ví dụ về bảng định tuyến nguồn:
LUT: Look- Up Table
- Thực tế thì vấn đề định tuyến toàn cục FPGA khá giống với chuẩn thiết kế cells (hay MPGA- Metal Programmable Gate Array). Vì vậy nhiều kỹ thuật định tuyến toàn cục ASIC có thể sủ dụng cho định tuyến toàn cục FPGA.
2.2.2. Định tuyến cục bộ:
- Chọn định tuyến cục bộ theo chi phí thấp nhất.
- Loại bỏ các định tuyến cục bộ khác trong cùng khu vực.
- Loại các định tuyến không tương thích với định tuyến vừa chọn cho đến khi tất cả các định tuyến toàn cục được hoàn thiện kết nối bởi các định tuyến cục bộ.
CHƯƠNG 3: Các khối chức năng chính của kit Spartan 3E:
3.1. Các công tắc, nút nhấn, phím điều khiển:
Các công tắc trượt:
- KIT Spartan 3E có 4 công tắc trượt, như hình sau.
- Các công tắc này được bố trí ở góc phải, bên dưới của board. Chúng được kí hiệu là SW3, SW2, SW1 SW0 theo thứ tự từ trái sang phải.
- Khi ở vị trí UP hay ON, công tắc này sẽ kết nối với chân 3,3V của FPGA. Đây là mức logic cao.
- Khi ở vị trí DOWN hay OFF, công tắc này sẽ kết nối với chân mass của FPGA. Đây là mức logic thấp.
Công tắc nút nhấn:
- KIT này cũng có 4 công tắc nút nhấn. Cúng được bố trí ở góc dưới bên trái của board, được kí hiệu lần lượt là: BTN_NORTH, BTN_SOUTH, BTN_EAST, BTN_WEST.
- Khi nhấn và giữ, nút nhấn sẽ được nối đến chân 3,3V của FPGA.
- Trong một số ứng dụng, BTN_SOUTH cũng là một reset mềm để chọn chức năng reset cho FPGA.
Công tắc nút xoay:
- Trên KIT. Có 3 nút nhấn loại này, chúng nằm giữa 4 công tắc nút nhấn.
- Khi xoay các nút này, công tác được nối đến chân 3,3V của FPGA.
LED:
- Có 8 LED đơn trên mạch, được kí hiệu từ LED7 đến LED0. Theo thú tự tù trái sang phải là LED7 đền LED0.
- Mỗi LED được nối sẵn một chân xuống mass, chân còn lại nối với KIT Spartan 3E qua một điện trở hạn dòng 330 Ohm.
3.2. Clock Sources:board hỗ trợ ba nguồn xung clock cơ bản:
Bộ dao động onboard tần số xung clock 50MHz
Xung clock có thể đươc cung cấp từ ngoài board thông qua SMA-style connector.Ngoài ra FPGA có thể phát ra tín hiệu xung clock qua SMA-style connector.
Hay lựa chọn cài đặt bộ dao động kiểu 8 chân DIP cung cấp bởi một socket
Điện áp cho tât cả chân I/O trong FPGA bank0 được điều khiển bởi jumper JP9.Do đó ,những nguồn xung clock này cũng đươc điều khiển bởi JP9.Ban đầu,JP9 đươc set mức 3.3 V.Bộ dao động on board là một thiết bị có áp 3.3 V và có thể không trình diễn như mong đọi khi JP9 set ở mức 2.5 V.
3.3. FPGA Configuration option:
The Spartan-3E FPGA Starter Kit board hỗ trợ nhiêu sự lựa chọn cấu hình FPGA:
• Download FPGA design trực tiếp tới Spartan-3E FPGA thong qua chân JTAG,sử dụng giao diện USB on board.
• Ghi chương trình trên on-board 4Mbit Xilinx XCFO4S nối tiếp Platform Flash PROM,sau đó cấu hình FPGA từ ảnh lưu trữ trong Platform Flash PROM sử dụng Mast Serial mode.
• Ghi chương trình trên on-board 16Mbit ST Microelectronics SPI serialFlash PROM,rồi cáu hình FPGA từ ảnh lưu trữ trong SPI serial Flash PROM sử dụng SPI mode.
• Ghi chương trình trên 128 Mbit Intel StrataFlash parallel NOR Flash PROM,rồi cấu hình FPGA từ ảnh lưu trữ trong Flash PROM sử dụng BPI Up hay BPI Down mode.
3.4. Character LCD Screen:
FPGA điều khiển LCD thong qua 4-bit data .Mặc dù LCD hỗ trợ giao diện 8 bits data,the starter Kit Board sử dụng giao diện 4 bits data đễ tang khả năng kết nối và sự phát triển của các ứng dụng khác trên board cũng như giảm thiểu số chân kết nối.
Link tải:
You must be registered for see links
Tags: Spartan 3E Starter Kit