tranhangtour
New Member
Download miễn phí Giáo trình Cấu kiện điện tử
MỤC LỤC
Chương 1: Giới thiệu chung vềcấu kiện điện tử. 3
Giới thiệu chương . 3
Nội dung . 3
1.1 Giới thiệu chung . 3
1.2 Phân loại cấu kiện điện tử. 3
1.3 Khái niệm vềmạch điện và hệthống điện tử. 4
1.4 Vật liệu điện tử. 4
1.5 Vật liệu từ. 5
Tóm tắt nội dung. 24
Câu hỏi ôn tập. 25
Tài liệu tham khảo . 26
Chương 2: Cấu kiện điện tửthụ động . 27
Giới thiệu chương . 27
Nội dung . 27
2.1 Điện trở. 27
2.2 Tụ điện. 34
2.3 Cuộn cảm. 40
2.4 Biến áp. 44
Tóm tắt nội dung. 49
Câu hỏi ôn tập. 50
Tài liệu tham khảo . 51
Chương 3: Điot bán dẫn . 52
Giới thiệu chương . 52
Nội dung . 52
3.1 Lớp tiếp xúc P-N. 52
3.2 Điot bán dẫn. 58
Tóm tắt nội dung. 70
Câu hỏi ôn tập. 72
Tài liệu tham khảo . 72
Chương 4: Tranzitor lưỡng cực (BJT) . 73
Giới thiệu chương . 73
Nội dung . 73
4.1 Cấu tạo và ký hiệu của BJT trong sơ đồmạch. 73
4.2 Các chế độlàm việc của Tranzitor BJT. 74
4.3 Đặc tính quá độcủa BJT. 78
4.4 Các cách mắc của Tranzitor BJT trong sơ đồkhuếch đại. 80
4.5 Phân cực cho Tranzitor lưỡng cực. 88
4.6 Sơ đồtương đương ởchế độkhuếch đại tín hiệu nhỏtần sốthấp . 96
Tóm tắt nội dung. 102
Câu hỏi ôn tập. 103
Tài liệu tham khảo . 105
Chương 5: Tranzitor trường FET. 106
Giới thiệu chương . 106
CẤU KIỆN ĐIỆN TỬVÀ QUANG ĐIỆN TỬ
5.1 Giới thiệu chung vềFET. 106
5.2 Tranzitor trường loại điều khiển bằng tiếp xúc P-N. 107
5.3 Tranzitor trường loại cực cửa cách ly. 116
Tóm tắt nội dung . 125
Câu hỏi ôn tập . 126
Tài liệu tham khảo. 128
Chương 6: Cấu kiện Thyristor. 129
Giới thiệu chương . 129
Nội dung. 129
6.1 Chỉnh lưu Silic có điều khiển. 129
6.2 Triac. 132
6.3 Diac. 134
6.4 Tranzitor đơn nốt. 136
Tóm tắt nội dung . 139
Câu hỏi ôn tập . 140
Tài liệu tham khảo. 140
Chương 7: Vi mạch tích hợp . 141
Giới thiệu chương . 141
Nội dung. 141
7.1 Khái niệm và phân loại vi mạch tích hợp. 141
7.2 Các phương pháp chếtạo mạch tích hợp bán dẫn. 143
7.3 Các cấu kiện được tích hợp trong vi mạch. 148
7.4 Vi mạch tuyến tính. 151
7.5 Vi mạch số. 159
7.6 Vi mạch nhớ. 160
7.7 Những điểm cần chú ý khi sửdụng vi mạch tích hợp. 163
Tóm tắt nội dung . 164
Câu hỏi ôn tập . 165
Tài liệu tham khảo. 166
Chương 8: Cấu kiện quang điện tử. 167
Giới thiệu chương . 167
Nội dung. 167
8.1 Giới thiệu chung. 167
8.2 Các cấu kiện biến đổi điện - quang. 169
8.3 Các cấu kiện biến đổi quang - điện. 190
8.4 Các bộghép quang. 204
8.5 Cấu kiện quang hình học dùng trong thông tin quang . 211
8.6 Cấu kiện CCD . 216
Tóm tắt nội dung . 221
Câu hỏi ôn tập . 221
Tài liệu tham khảo. 222
Đáp án bài tập . 223
Để tải bản Đầy Đủ của tài liệu, xin Trả lời bài viết này, Mods sẽ gửi Link download cho bạn sớm nhất qua hòm tin nhắn.
Ai cần download tài liệu gì mà không tìm thấy ở đây, thì đăng yêu cầu down tại đây nhé:
Nhận download tài liệu miễn phí
Tóm tắt nội dung tài liệu:
ăngdần từ cực nguồn đến cực máng, làm cho tiếp xúc P-N được phân cực ngược mạnh dần về phía
cực máng, đồng thời, các hạt dẫn điện tử sẽ chuyển động về cực máng tạo nên dòng điện cực
máng ID. Tăng dần điện áp UDS cho càng dương hơn, hai tiếp xúc P-N càng được phân cực
ngược mạnh hơn về phía cực máng, tiết diện của kênh càng bị hẹp dần về phía cực máng,
nhưng dòng điện ID lại càng tăng và tăng tuyến tính với sự tăng của điện áp UDS. Ta có đoạn
đặc tuyến dốc đứng gọi là vùng thuần trở.
Khi điện áp UDS tăng đến trị số mà tại đó hai tiếp xúc P-N chạm nhau, tạo ra "điểm thắt"
của kênh, thì trị số điện áp đó ta gọi là điện áp UDS bão hòa (UDSbh) hay còn gọi là điện áp
“thắt”. Lúc này dòng điện ID đạt tới trị số dòng điện bão hòa IDb.h.. Nếu tiếp tục tăng điện áp
cực máng càng dương hơn thì cường độ dòng điện ID không tăng nữa mà chỉ có tiếp xúc P-N
được phân cực ngược mạnh hơn và chúng trùm phủ lên nhau làm cho một đoạn kênh bị lấp và
chiều dài của kênh bị ngắn lại. Lúc này, quan hệ giữa dòng điện ID với điện áp UDS không theo
định luật Ôm nữa, ID gần như không đổi khi điện áp UDS tiếp tục tăng, ta có vùng dòng điện ID
không đổi.
ID (mA)
IDo
UDS2
UDS1
-
UGSngắt 0 +UGS
Hình 5-5 : Đặc tuyến truyền đạt của JFET kênh loại N.
CẤU KIỆN ĐIỆN TỬ Tranzito hiệu ứng trường (FET)
111
Nếu tăng trị số điện áp UDS lên quá cao có thể xảy ra hiện tượng đánh thủng tiếp xúc P-N
và dòng điện ID sẽ tăng vọt lên gọi là vùng đánh thủng.
Thay đổi trị số điện áp trên cực cửa và thực hiện lại các bước như trên sẽ thu được họ đặc
tuyến ra như mô tả trong hình 5- 6.
5.2.2. Các cách mắc của JFET trong sơ đồ mạch
Như các tranzito lưỡng cực, tranzito trường cũng có 3 cách mắc trong các sơ đồ mạch
khuếch đại là: sơ đồ mắc cực nguồn chung, sơ đồ mắc cực máng chung, sơ đồ mắc cực cửa
chung.
a. Sơ đồ cực nguồn chung:
Trong sơ đồ hình (5-7), nguồn cung cấp một chiều VDD, điện trở định thiên RG, tải RD.
Sơ đồ mắc cực nguồn chung giống như sơ đồ mắc cực phát chung đối với các tranzito lưỡng
cực, có điểm khác là dòng vào IG thực tế bằng 0 và trở kháng vào rất lớn.
Đặc điểm của sơ đồ cực nguồn chung:
- Tín hiệu vào và tín hiệu ra ngược pha nhau.
- Trở kháng vào rất lớn Zvào = RGS ≈ ∞
- Trở kháng ra Zra = RD // rd
- Hệ số khuếch đại điện áp μ ≈ S rd > 1
Đối với tranzito JFET kênh N thì hệ số khuếch đại điện áp khoảng từ 150 lần đến 300
lần, còn đối với tranzito JFET kênh loại P thì hệ số khuếch đại chỉ bằng một nửa là khoảng từ
75 lần đến 150 lần.
Vùng
thuần
trở
12
10
8
6
4
2
ID (mA)
Vùng dòng điện ID không đổi UGS = 0v
UGS = - 0,5v
-1v
- 2v
Đánh thủng
- 4v
0 5 10 15 20 25 30 UDS (v)
UDSbh
Hình 5-6 : Họ đặc tuyến ra của JFET kênh loại N.
CẤU KIỆN ĐIỆN TỬ Tranzito hiệu ứng trường (FET)
112
b. Sơ đồ mắc cực máng chung:
Sơ đồ mạch mô tả trong hình 5-8. Sơ đồ mắc cực máng chung giống như sơ đồ mắc cực
góp chung của tranzito lưỡng cực. Tải RS được đấu ở mạch cực nguồn và sơ đồ còn được gọi là
mạch lặp cực nguồn.
Đặc điểm của sơ đồ này có:
- Tín hiệu vào và tín hiệu ra đồng pha nhau.
- Trở kháng vào rất lớn
Zvào = RGD = ∞
- Trở kháng ra rất nhỏ Zra = RS //
mg
1
- Hệ số khuếch đại điện áp μ < 1
Sơ đồ cực máng chung được dùng rộng rãi hơn, cơ bản là do nó giảm được điện dung
vào của mạch, đồng thời có trở kháng vào rất lớn. Sơ đồ này thường được dùng để phối hợp trở
kháng giữa các mạch.
c. Sơ đồ mắc cực cửa chung:
+VDD
RD ID
D ura
C2
C1 G
uvào S
RG RS CS
Hình 5- 7: Sơ đồ mắc cực nguồn chung của JFET kênh loại N
+VDD
C1
uvào G
S ura
C2
RG RS IS
D
Hình 5-8 : Sơ đồ mắc cực máng chung của JFET kênh loại N
CẤU KIỆN ĐIỆN TỬ Tranzito hiệu ứng trường (FET)
113
Sơ đồ này theo nguyên tắc không được sử dụng do có trở kháng vào nhỏ, trở kháng ra
lớn.
Sơ đồ mạch nguyên lý trong hình 5-9:
5.2.3. Phân cực cho JFET
Giống như tranzito lưỡng cực, tranzito trường cũng có các cách phân cực như: phân cực
cố đinh, phân cực phân áp và phân cực hồi tiếp.
a. Phân cực cố định.
Sơ đồ phân cực cố định mô tả trong hình (5-10):
Trong cách phân cực này nguồn điện VGG được đặt vào cực cửa và mạch được gọi là phân cực
cố định vì có UGS = -UGG có giá trị cố định.Như vậy, muốn xác định điểm làm việc Q thích hợp
ta phải dùng 2 nguồn cung cấp. Đây là điều bất lợi của phương pháp phân cực này.
b. Phân cực phân áp
Sơ đồ mạch phân cực phân áp mô tả ở hình 5-11. Phương pháp này rất hữu hiệu cho
tranzito lưỡng cực nhưng đối với JFET thì không tiện lợi khi sử dụng.
S D
Mạch Mạch
vào ra
G G
Hình 5-9 : Sơ đồ mắc cực cửa chung của JFET kênh N.
+VDD
RD ID
D ura
C2
C1 G
uvào S
RG
-VGG
Hình 5-10: Mạch phân cực cố định của JFET kênh loại N
CẤU KIỆN ĐIỆN TỬ Tranzito hiệu ứng trường (FET)
114
c. Phân áp tự cấp(còn gọi là tự phân cực)
Sơ đồ tự phân cực của JFET mô tả trong hình 5-12. Đây là cách phân cực không giống
như đối với BJT và nó là cách phân cực hữu hiệu nhất đối với JFET, trong cách phân cực này
thì điện áp UGS = -IDRS.
5.2.4. Các tham số của tranzito trường ở chế độ tín hiệu nhỏ.
Các tham số cơ bản của FET trong chế độ tín hiệu nhỏ thường có: độ hỗ dẫn, trở kháng
ra, trở kháng vào và hệ số khuếch đại điện áp.
Sơ đồ mạch tương đương của FET ở chế độ tín hiệu nhỏ cũng giống như của tranzito
lưỡng cực. Ở chế độ này, dòng điện cực máng iD là một hàm của điện áp trên cực cửa uGS và
điện áp trên cực máng uDS, ta có:
iD = f(uGS , uDS)
+VDD
Ip.áp
RD ID
R1
D ura
C2
C1 G
uvào Ip.áp S
R2 RS
Hình 5-11: Mạch phân cực phân áp của JFET kênh loại N
+VDD
RD ID
D ura
C2
C1 G
uvào S
RG RS CS
Hình 5- 12: Phân cực tự cấp cho JFET kênh loại N
CẤU KIỆN ĐIỆN TỬ Tranzito hiệu ứng trường (FET)
115
Khi cả hai điện áp trên cực cửa và cực máng đều biến đổi thì dòng điện cực máng sẽ thay
đổi theo:
DS
GS
DS
D
GS
DS
GS
D
D u
const.Uu
i
+ u
const.Uu
i
= i Δ
=
Δ
=
Δ ∂
∂
∂
∂
(5. 3)
Trong chế độ tín hiệu nhỏ các đại lượng ΔiD = id ; ΔuGS = ugs ; ΔuDS = uds , như vậy
công thức (5. 3) được viết:
ds
d
gsmd ur
1 + u g = i (5. 4)
Trong đó:
• Độ hỗ dẫn (ký hiệu là gm):
constUu
i
=
constUu
i
const.Uu
i = g
DS
gs
d
DS
GS
D
DS
GS
D
m
==Δ
Δ≈
=∂
∂ (5. 5)
Độ hỗ dẫn của FET biểu thị khả năng điều khiển của điện áp cực cửa uGS lên dòng điện
xoay chiều cực máng iD.
Giá trị độ hỗ dẫn của FET nằm trong khoảng: S = 3 ÷ 20 mA/V.
• Trở kháng ra hay còn gọi là điện trở máng (ký hiệu là rd):
Điện trở máng rd biểu thị sự ảnh hưởng của điện áp cực máng uDS tới dòng điện cực
máng iD ta có công thức:
constUi
u
=
constUi
u
constUi
u
= r
GS
d
ds
GS
D
DS
GS
D
DS
d ==Δ
Δ≈
=∂
∂
(5. 6)
• Hệ số khuếch đại điện áp μ:
Hệ số khuếch đại điện áp chỉ số lần điện áp ...