Download miễn phí Đồ án Tốt nghiêp mạch quang báo - Điều khiển ma trận led
I.1 Lời nói đầu 3
I.2 Nhiệm vụ của đề tài 4
I.3 ý tưởng thiết kế 4
I.4 Phương án thực hiện 4
Phần II : Lý thuyết liên quan 5
II.1 Matrix 8x8 6
II.2 Transistor 18
II.3 IC số 25
II.3.1 IC 74245 25
II.3.2 IC 74164 30
II.4 IC ULN2803 33
II.5 Vi điều khiển 36
Phần III : Thiết kế mạch 82
III.1 Sơ đồ khối & chức năng từng khối 82
III.2 Thiết kế chi tiết 83
III.2.1 Khối nguồn 83
III.2.2 Khối Điều khiển (khối CPU) 85
III.2.3 Khối đệm dữ liệu 91
III.2.4 Khối quét cột 93
III.2.5 Khối hiển thị 93
Phần IV: Thi công mạch 96
IV.1 Sơ đồ nguyên lý 96
IV.2 Bố trí linh kiện 98
IV.3 Sơ đồ board 100
Phần V : Tổng kết 103
V.1 Kết luận 103
V.2 Nêu hướng phát triển của đề tài 103
V.3 Tài liệu tham khảo 104
Để tải bản Đầy Đủ của tài liệu, xin Trả lời bài viết này, Mods sẽ gửi Link download cho bạn sớm nhất qua hòm tin nhắn.
Ai cần download tài liệu gì mà không tìm thấy ở đây, thì đăng yêu cầu down tại đây nhé:
Nhận download tài liệu miễn phí
Tóm tắt nội dung tài liệu:
kỳ dao động từ P1 – S3 đến hết P1 – S4 và từ P1 – S6 đến hết P1 – S1 của chu kỳ máy tiếp theo. Trong khoảng thời gian phát xung chọn thì byte m• lệnh được đọc từ bộ nhớ chương trình để nhập và on chip.b) Bộ nhớ dữ liệu ngoại trú
Hình 1.8 Truy cập bộ nhớ dữ liệu ngoài
Bộ nhớ dữ liệu ngoại trú được cho phép bởi các tín hiệu / WR và /RD ở các chân P3.6 và P3.7. Vi điều khiển truy cập bộ nhớ dữ liệu ngoài bằng địa chỉ hai byte (thông qua cổng P0 và P2) hay 1 byte (thông qua cổng P0).
Từ sơ đồ trên ta thấy.
- /EA được nối với +Vcc để cho phép vi điều khiển với bộ nhớ chương trình nội trú.
- /RD nối với đường cho phép xuất dữ liệu (/OE – Output data Enable) của Ram.
- /WR nối với đường cho phép ghi dữ liệu (/WE – Write data Enable) của Ram.
Nguyên lý truy cập bộ nhớ dữ liệu ngoại trú được thể hiện bằng các đồ thị thời gian. Tuy nhiên, tuỳ từng trường hợp vào nhiệm vụ đọc dữ liệu từ bộ nhớ hay ghi dữ liệu vào bộ nhớ mà nguyên lý truy cập bộ nhớ dữ liệu là khác nhau.
- Quá trình đọc dữ liệu từ bộ nhớ ngoại trú:
Khi truy cập bộ nhớ dữ liệu ngoại trú, bộ vi điều khiển phát ra một xung chốt địa chỉ (ALE) cho bộ chốt bên ngoài (Latch) trong mỗi chu kỳ máy, tồn tại trong hai chu kỳ dao động từ P2 – S4 đến P1 – S5. Để địa chỉ hoá bộ nhớ dữ liệu ngoài, byte thấp của địa chỉ từ thanh ghi con trỏ dữ liệu ( DPL) hay Ri của vi điều khiển được xuất qua cổng P0 trong khoảng các trạng thái S5 của chu kỳ máy trong chu kỳ lệnh. Tiếp theo byte thấp của địa chỉ từ bộ đếm chương trình ( PCL) cũng được xuất qua cổng P0 đưa tới bộ đếm chương trình để thực hiện lệnh tiếp theo. Byte cao của địa chỉ từ DPTR (DPH) của vi điều khiển được xuất qua cổng P2 trong khoảng thời gian từ S5 đến S4 của chu kỳ máy tiếp theo. Sau đó byte cao của địa chỉ từ PC (PCH) cũng được xuất qua cổng P2 để đưa đến bộ nhớ chương trình. Nếu địa chỉ có độ dài 1 byte thì nó được xuất qua cổng P0 từ DPL hay Ri. Tiếp theo xung chốt, vi điều khiển xuất ra tín hiệu điều khiển /RD để cho phép đọc dữ liệu từ bộ nhớ ngoài. Xung /RD tồn tại trong 3 trạng thái của mỗi chu kỳ máy từ P1 – S1 đến P2 – S3, và trong khoảng thời gian này dữ liệu từ bộ nhớ ngoài được đọc vào vi điều khiển.
- Quá trình ghi dữ liệu vào bộ nhớ ngoài trú:
Tương tự như quá trình đọc dữ liệu, nhưng ở đây chúng ta dùng tín hiệu điều khiển ghi /WR.
4) Các thanh ghi chức năng đặc biệt
Các thanh ghi nội của AT89C51 được truy xuất ngầm định bởi bộ lệnh. Ví dụ lệnh “INC A” sẽ tăng nội dung của thanh ghi tích luỹ A lên 1. Tác động này được ngầm định trong m• lệnh.
Các thanh ghi trong AT89C51 được định dạng như một phần của RAM trên chíp. Vì vậy mỗi thanh ghi sẽ có một địa chỉ (ngoại trừ thanh ghi trực tiếp, sẽ không có lợi khi đặt chúng vào trong RAM trên chip). Đó là lý do để AT89C51 có nhiều thanh ghi. Cũng như R0 đến R7, có 21 thanh ghi chức năng đặc biệt ở vùng trên của RAM nội, từ địa chỉ 80H đến FFH. Chú ý rằng hầu hết địa chỉ từ 80H đến FFH không được định nghĩa. Chỉ có 21 địa chỉ SFR là được định nghĩa.
Ngoại trừ tích luỹ A có thể được truy xuất ngầm như đ• nói, đa số các SFR được truy xuất dùng địa chỉ trực tiếp. Chú ý rằng một vài SFR có thể được địa chỉ hoá bit hay byte. Người thiết kế phải thận trọng khi truy xuất bit và byte
a) Từ bảng trạng thái chương trình:
Từ trạng chương (PSW) ở địa chỉ D0H chứa các bit trạng thái như bảng tóm tắt sau:
Bit Ký hiệu Địa chỉ ý nghĩa
PSW.7 CY D7H Cờ nhớ
PSW.6 AC D6H Cờ nhớ phụ
PSW.5 F0 D5H Cờ 0
PSW.4 RS1 D4H Bit 1 chọn thanh ghi
PSW.3 RS0 D3H Bit chọn băng thanh ghi
00 = bank 0; địa chỉ 00H - 07H
01 = bank; địa chỉ 08H – 0FH
10 = bank 2; địa chỉ 10H – 17H
11 = back 3; địa chỉ 18H – 1FH
PSW.2 OV D2H Cờ tràn
PSW.1 D1H Dự trữ
PSW.0 P D0H Cờ parity chẵn
Bảng 1.2 Từ trạng thái chương trình
• Cờ nhớ (CY) có công dụng kép. Thông thường nó được dùng cho các lệnh toán học : nó sẽ được sét nếu có một số nhớ sinh ra bởi phép cộng hay có một số mượn phép trừ. Ví dụ, nếu thanh ghi tích luỹ chứa FFH, thì lệnh sau: ADD A,#1
Sẽ trở về thanh ghi tích luỹ kết quả 00H và set cờ nhớ trong PSW
Cờ nhớ cũng có thể xem như một thanh ghi 1 bit cho các lệnh luận lý thi hành trên bit.
• Cờ nhớ phụ:
Khi cộng các số BCD, cờ nhớ phụ (AC) được set nếu kết quả của 4 bit thấp trong khoảng OAH đến OFH. Nếu các giá trị cộng được là số BCD, thì sau lệnh cộng cần có DA A (hiệu chỉnh thập phân thanh ghi tích luỹ) để mang kết quả lớn hơn 9 trở về tâm từ 0 đến 9.
• Cờ 0
Cờ 0 (F0) là một bit cờ đa dụng dành các ứng dụng của người dùng
• Các bit chọn bank thanh ghi
Các bit chọn bank thanh ghi (RS0 và RS1) xác định bank thanh ghi được tích cực. Chúng được xoá sau khi reset hệ thống và được thay đổi bằng phần mềm nếu cần
• Cờ tràn
Cờ tràn (OV) được set một lệnh cộng hay trừ nếu có một phép toán bị tràn. Khi các số có dấu được cộng hay trừ với nhau, phần mềm có thể kiểm tra bit này để xác định xem kết quả của nó có nằm trong tầm xác định không.
Khi các số không dấu được cộng, bit OV có thể được bỏ qua. Các kết quả lớn hơn + 127 hay nhỏ hơn -128 sẽ set bit OV.
b. Thanh ghi B:
Thanh ghi B ở địa chỉ F0H được dùng cùng với thanh ghi tích luỹ A cho các phép toán nhân và chia. Lệnh MUL AB sẽ nhân các giá trị không dấu 8 bit trong A và B rồi trả về kết quả 16 bit trong A (byte thấp) và B (byte cao). Lệnh DIV AB sẽ chia A cho B rồi trả kết quả nguyên trong A và phần nguyên trong B. Thanh ghi B cũng có thể xem như thanh ghi đệm đa dụng. Nó được địa chỉ hoá tong bit bằng các địa chỉ bit FOH đến F7H.
c. Con trỏ ngăn xếp
Con trỏ ngăn xếp (SP) là một thanh ghi 8 bit ở địa chỉ 81H. Nó chứa địa chỉ của byte dữ liệu hiện hành trên đỉnh của ngăn xếp. Các lệnh trên ngăn xếp bao gồm các thao tác cất dữ liệu vào ngăn xếp và lấy dữ liệu ra khỏi ngăn xếp sẽ làm tăng SP trước khi ghi dữ liệu, và lệnh lấy dữ liệu ra khỏi ngăn xếp sẽ dọc dữ liệu làm giảm SP. Ngăn xếp của AT89C51 được giữ trong RAM nội và được giới hạn các địa chỉ có thể truy xuất bằng địa chỉ gián tiếp, chúng là 128 byte đầu của AT89C51.
d. Con trỏ dữ liệu:
Con trỏ dữ liệu (DPTR) được dùng để truy xuất bộ nhớ ngoài là một thanh ghi 16 bit ở địa chỉ 82H (DPL: byte thấp) và 83H (DPH: byte cao).
e. Các thanh ghi port xuất nhập:
Các port của AT89C51 bao gồm Port0 ở địa chỉ 80H, Port1 ở địa chỉ 90H, port2 ở địa chỉ A0H và port3 ở địa chỉ B0H. Tất cả các port đều được địa chỉ hoá tong bit. Điều đó cung cấp một khả năng giao tiếp thuận lợi.
f. Các thanh ghi Timer:
AT89C51 chứa 2 bộ định thời đếm 16 bit được dùng trong việc định thời hay đếm sự kiện. Timer 0 ở địa chỉ 8AH (TL0: byte thấp) và 8CH (TH0: byte cao). Timer 1 ở địa chỉ 8BH (TL1: byte thấp) và 8DH (TH1: byte cao). Việc vận hành Timer được set bởi thanh ghi Timer Mode (TMOD) ở địa chỉ 89H và thanh ghi điều khiển timer (TCON) ở địa chỉ 88H. Chỉ có TCON được địa chỉ hoá từng bit.
g. Các thanh ghi port nối tiếp:
AT89C51 chứa một port nối tiếp trên chip dành cho việc trao đổi thông tin với ...