k00lb0y76320
New Member
Download miễn phí Đề tài Thiết kế và thi công hệ thống điều khiển nhiệt độ
Chương 1: TỔNG QUAN VỀ VI ĐIỀU KHIỂN 6
1.1. Bộ vi điều khiển 8051 7
1.2. Bộ vi điều khiển 8052 13
1.3. Bộ vi điều khiển 8031 13
Chương 2:VI ĐIỀU KHIỂN PIC16F877A 15
2.1. Tổng quan về thiết bị 15
2.1.1. Hình dạng và bố trí chân của Pic16F877A 15
2.1.2. Đặc tính nổi bật của bộ xử lý 15
2.1.3. Sơ đồ khối bộ vi điều khiển Pic16F877A 16
2.2. Mô tả các chân chức năng của Pic16F877A 17
2.3. Tổ chức bộ nhớ 19
2.3.1. Tổ chức bộ nhớ chương trình Flash 19
2.3.2. Tổ chức bộ nhớ dữ liệu RAM 21
2.3.3. Bộ nhớ dữ liệu EEPROM 24
2.3.4. Đọc và ghi vào bộ nhớ dữ liệu EEPROM .16
2.3.5. Đọc và ghi chương trình FLASH .26
2.4. Cổng vào ra 26
2.4.1. Cổng A và thanh ghi TRISA 27
2.4.2. Cổng B và thanh ghi TRISB 28
2.4.3. Cổng C và thanh ghi TRISC 29
2.4.4. Cổng D và thanh ghi TRISD 31
2.4.5. Cổng E và thanh ghi TRISE 31
2.5. Các bộ Timer của chip. 33
2.5.1. Bộ Timer0 33
2.5.2. Bộ Timer1 36
2.5.3. Bộ Timer2 39
2.6. Bộ chuyển đổi tương tự sang số. 41
2.6.1. Bộ chuyển đổi tương tự sang số 41
2.6.2. Lựa chọn tốc độ chuyển đổi. 43
2.7. Các ngắt của PIC16F877 44
2.8. So sánh với Vi Điều Khiển 8051 44
Chương 3:THIẾT KẾ HỆ THỐNG ĐIỀU KHIỂN NHIỆT ĐỘ 45
3.1. Sơ đồ khối tổng quát. 45
3.2. Khối cảm biến. 46
3.3. Khối chuyển đổi tương tự sang số 47
3.4. Khối điều khiển. 52
3.5. Khối chuyển đổi số sang tương tự. 52
3.6. Khối điều khiển thyristor. 54
3.6.1. Sơ đồ cấu trúc 54
3.6.2. Nguyên tắc điều khiển 55
3.6.3. Sơ đồ nguyên lý 56
3.7. Khối hiển thị LCD. 57
3.7.1. Các chân chức năng. 58
3.7.2. Sơ đồ khối của HD44780. 59
3.7.3. Tập lệnh của LCD. 63
3.8. Sơ đồ mạch hệ thống điều khiển nhiệt độ. 69
3.9. Phần mềm điều khiển 70
3.9.1. Lưu đồ thuật toán. 70
3.9.2. Chương trình. 72
Kêt luân 77
Để tải bản Đầy Đủ của tài liệu, xin Trả lời bài viết này, Mods sẽ gửi Link download cho bạn sớm nhất qua hòm tin nhắn.
Ai cần download tài liệu gì mà không tìm thấy ở đây, thì đăng yêu cầu down tại đây nhé:
Nhận download tài liệu miễn phí
Tóm tắt nội dung tài liệu:
liệu khác hay tới khi được ghi.Ghi vào bộ nhớ dữ liệu EEPROM thì đầu tiên địa chỉ phải được ghi vào thanh ghi EEADR và dữ liệu ghi vào thanh ghi EEDATA.
2.3.5. Đọc và ghi chương trình FLASH.
Đọc một vị trí bộ nhớ chương trình có thể thực hiện bởi việc ghi 2 byte địa chỉ vào thanh ghi EEADR và EEADRH, đặt bit điều khiển EEPGD (EECON1) và sau đó đặt bít điều khiển RD (EECON1). Chỉ khi bit điều khiển đọc được đặt, vi xử lý sẽ sử dụng chu trình lệnh thứ hai để đọc dữ liệu.
Dữ liệu đó sẽ có trong chu trình thứ 3, trong các thanh ghi EEDATA và EEDATH, do đó nó có thể được đọc là 2 byte trong các lệnh tiếp theo. Dữ liệu có thể được đưa ra ngoài của EEDATH, EEDATA bắt đầu với lệnh thứ 3 sau lệnh BSF EECON1, RD. Và thanh ghi EEDATA và EEDATH sẽ giữ giá trị này cho tới khi có hoạt động đọc một giá trị khác hay có hoạt động ghi.
Ghi một vị trí bộ nhớ chương trình có thể được thực hiện bởi việc ghi thanh ghi 2 byte địa chỉ vào các thanh ghi EEADR và EEADRH, ghi dữ liệu 13 bit vào thanh ghi EEDATA và EEDATH.
2.4. Cổng vào ra
Một số chân của các cổng vào/ra được tích hợp với những thiết bị ngoại vi. Nhìn chung khi thiết bị ngoại vi hoạt động, các chân có thể không sử dụng với mục đích làm chân vào ra.
2.4.1. Cổng A và thanh ghi TRISA
Cổng A là cổng hai chiều với độ rộng đường truyền là 6 bit. Để điều khiển việc truy xuất dữ liệu người ta dùng thanh ghi TRISA. Nến đặt bít TRISA=1 thì lúc này cổng A sẽ có các chân là chân vào. Và ngược lại sẽ là các chân xuất. Việc đọc cổng A chính là đọc trạng thái các chân, trong đó việc xuất phải qua việc xuất các chốt của cổng. Các chân của cổng A chủ yếu được sử dụng với mục đích chính là nhận tín hiệu tương tự hay làm chân vào/ra. Riêng chân RA4 có thể đa hợp với chân vào bộ Timer0 và khi đó nó trở thành chân RA4/TOCKI. Chân này như một đầu vào Schmitt Trigger và nó mở một đầu ra. Các chân khác của cổng A là chân vào với bộ TTL. Việc điều khiển các chân này thông qua việc đặt hay xoá các bít của thanh ghi ADCON1. Thanh ghi TRISA điều khiển trực tiếp các chân của cổng A, khi sử dụng các chân này để nhận tín hiệu tương tự vào ta phải chắc chắn rằng các bít của thanh ghi TRISA đã được đặt rồi.
Sơ đồ khối chân RA3÷RA0, chân RA5 và của chân RA4/TOCKI của cổng A:
Hình 2.6. Sơ đồ khối chân cổng A
2.4.2. Cổng B và thanh ghi TRISB
Cổng B là cổng hai chiều với độ rộng đường truyền là 8 bít. Tương ứng với nó để điều khiển trực tiếp dữ liệu ta sử dụng thanh ghi TRISB. Nếu đặt bít TRISB=1 thì lúc này các chân của cổng B được định nghĩa là chân vào. Nếu xoá bít TRISB=0 thì lúc này các chân của cổng B được định nghĩa là chân ra. Nội dung của chốt ra có thể chọn trên mỗi chân.
Các chân của cổng B có thể đa hợp với các chương trình vận hành bằng điện áp thấp. Đó là các chân sau: RB3/PGM, RB6/PGC, RB7/PGD. Sự thay đổi hoạt động của những chân này được miêu tả ở trong phần đặc tính nổi bật. Mỗi chân của cổng B sẽ có một khả năng dừng bên trong nhưng yếu. Điều này được trình bày ở việc xoá bít RBPU (bít 7 của thanh ghi OPTION_REG). Khả năng dừng này sẽ tự động tắt đi khi các chân của cổng được định nghĩa là chân ra. Khả năng dừng này sẽ tự động mất khi ta RESET. Bốn chân của cổng B, từ RB7 đến RB4 có đặc tính là ngắt khi thay đổi trạng thái. Chỉ những chân được định dạng là những chân vào thì ngắt này mới tồn tại. Một vài chân RB7÷RB4 được định dạng như chân ra, nó thi hành ngắt trên sự thay đổi so sánh. Chân vào RB7÷RB4 được so sánh với giá trị cũ của chốt ở lần đọc cuối cùng của cổng B. Sự ghép đôi không khớp chân ra của RB7÷RB4 bằng lệnh OR làm phát ra ngắt với cờ bít RBIF của thanh ghi INTCON. Ngắt này có thể khởi động thiết bị từ trạng thái SLEEP.
Hình 2.7. Sơ đồ khối của chân RB3 đến RB0, chân RB7:RB4 của cổng B
2.4.3. Cổng C và thanh ghi TRISC
Cổng C là cổng hai chiều với độ rộng đường truyền là 8 bít. Tương ứng với việc điều khiển nó là thanh ghi TRISC. Nếu đặt bít TRISC=1 thì tương ứng với chân của cổng C là chân vào. Nếu ta xoá bít TRISC=0 thì tương ứng với nó chân của cổng C là chân ra. Đặt nội dung của chốt ra có thể đặt trên chân chọn. Cổng C đa hợp với việc vận hành thiết bị ngoại vi. Chân của cổng C thông qua bộ đệm Schmitt Trigger đầu vào.
Khi chế độ I2C hoạt động, thì các chân của cổng PORTC có thể được sắp xếp với mức I2C thường hay với mức SMBUS bằng cách sử dụng bít CKE (SSPSTAT) là bít 6 của thanh ghi SSPSTAT.
Khi vận hành các thiết bị ngoại vi bằng việc xác định bít TRIS của mỗi chân cổng C. Một số phần phụ có thể ghi đè lên bít TRIS làm cho chân này sẽ trở thành chân ra, trong khi đó thì một số phần phụ khác lại ghi đè lên bít TRIS làm cho chân này trở thành chân vào. Từ khi những bít TRIS ghi đè thì trong việc tác động trong các thiết bị ngoại vi là có thể, những lệnh đọc - sửa - ghi (BSF, BCF, XORWF) với thanh ghi TRISC như là nơi gửi tới sẽ được tránh. Người sử dụng nên đề cập tới việc phân chia kết nối các thiết bị ngoại vi cho việc đặt chính xác các bít TRIS.
Hình 2.8. Sơ đồ khối chân RC RC và chân RC cổng C
2.4.4. Cổng D và thanh ghi TRISD
Cổng D có 8 bít có bộ đệm đầu vào Schmitt Trigger. Mỗi chân được sắp xếp riêng lẻ như đầu vào hay đầu ra. Cổng D cũng có thể được sắp xếp như là một cổng vi xử lý 8 bít (cổng phụ song song) bằng việc đặt bít điều khiển PSPMODE (TRISE) và trong chế độ này vùng đệm đầu vào là TTL.
Hình 2.9. Sơ đồ khối cổng D
2.4.5. Cổng E và thanh ghi TRISE
Cổng E có 3 chân là RE0/RD/AN5, RE1/WR/AN6, RE2/CS/AN7. Các chân này có thể sắp xếp riêng lẻ là các đầu vào hay đầu ra, và các chân có vùng đệm đầu vào là các mạch Schmitt Trigger.
Cổng vào/ra E trở thành đầu vào điều khiển cho cổng vi xử lý khi bít PSPMODE (TRISE) được đặt. Và trong chế độ này phải chắc chắn rằng các bít TRISE được đặt (các chân được định dạng là các đầu vào số), thanh ghi ADCON1 phải được định dạng cho việc số vào/ra và vùng đệm đầu vào là TTL.
Các chân cổng E cũng được tích hợp với các đầu vào tương tự và trong trường hợp này các chân sẽ đọc là “0”.
Thanh ghi TRISE điều khiển trực tiếp các chân RE, ngay cả khi chúng được dùng là các đầu vào tương tự.
Hình 2.10. Sơ đồ khối của cổng E
2.5. Các bộ Timer của chip.
Bộ vi điều khiển PIC16F87X có 3 bộ Timer đó là: Tmer0, Tmer1, Tmer2
2.5.1. Bộ Timer0
Là bộ định thời hay bộ đếm có những ưu điểm nổi bật sau:
+ 8 bít cho Timer hay bộ đếm
+ Có khả năng đọc và viết
+ Có thể dùng đồng hồ bên trong hay bên ngoài
+ Có thể chọn sườn xung của xung đồng hồ
+ Có hệ số chia cho xung đầu vào có thể lập trình lại bằng phần mềm
+ Ngắt tràn
Hoạt động của Timer0:
Timer 0 có thể hoạt động như một bộ định thời hay một bộ đếm. Việc chọn bộ định thời hay bộ đếm có thể được xác lập bằng việc xoá hay đặt bít TOCS của thanh ghi OPTION_REG.
Nếu dùng hệ số chia xung đầu vào thì xoá bít PSA của thanh ghi OPTION_REG.
Trong chế độ bộ định thời được lựa chọn bởi việc xoá bít T0CS (OPTION_REG), nó sẽ được t