tranhang3789
New Member
Download miễn phí Đồ án Thiết kế bộ đánh thức cho mạng cảm biến không dây
Mục lục
Lời nói đầu i
Tóm tắt đồ án iv
Abstract v
Mục lục vi
Danh sách hình vẽ x
Danh sách các bảng biểu xiii
Danh sách các từ viết tắt xiv
Chương 1. Lý thuyết chung 1
1.1 Tổng quan về mạng cảm biến không dây 1
1.1.1 Khái niệm 1
1.1.2 Cấu trúc mạng cảm biến 1
1.1.3 Vấn đề năng lượng của mạng cảm biến không dây 3
1.1.4 Kỹ thuật truyền dẫn không dây 4
1.2 Ứng dụng công nghệ CMOS trong thiết kế cao tần 7
1.2.1 Điện trở 7
1.2.2 Tụ điện 8
1.2.3 Cuộn cảm 9
1.2.4 Transistor MOSFET 9
1.3 Phần mềm mô phỏng 14
1.3.1 Một số khái niệm cơ bản trên Cadence IC 15
1.3.2 Thiết kế mạch nguyên lý 17
1.3.3 Biểu diễn Cell với Virtuaso Symbol Editing 17
1.4.4 Mô phỏng hoạt động của mạch nguyên lý 17
1.3.5 Thiết kế sơ đồ bố trí các lớp của IC 18
1.3.6 Kiểm tra sơ đồ layout theo quy tắc của nhà sản xuất 18
1.3.7 So sánh mạch nguyên lý với sơ đồ layout 18
Chương 2. Phân tích thiết kế bộ đánh thức 19
2.1 Tại sao cần có bộ đánh thức 19
2.2 Phân tích các kiến trúc bộ thu 21
2.2.1 Bộ thu thụ động 21
2.2.2 Bộ thu truyền thống 22
2.3 Kiến trúc đề xuất - Bộ thu trực tiếp 24
2.3.1 Cơ bản về bộ thu trực tiếp 24
2.3.2 Kiến trúc và nguyên lý hoạt động 24
2.4 Yêu cầu thiết kế bộ đánh thức 25
Chương 3. Thiết kế khối LNA 27
3.1 Lựa chọn sơ đồ thiết kế 27
3.2 Nguyên lý hoạt động 28
3.3 Các bước thiết kế 29
3.4 Phân tích và đánh giá kết quả đạt được theo từng bước thiết kế 29
3.4.1 Các tham số của mạch trước khi tối ưu 29
3.4.2 Xác định điện áp phân cực VGS trên M1 30
3.4.3 Xác định số finger của hai transistor 31
3.4.4 Xác định chiều dài (L) và chiều rộng (W) của mỗi Finger 33
3.4.5 Phối hợp trở kháng đầu vào (S11 < -10 dB) 34
3.4.6 Phối hợp trở kháng đầu ra (S22< -10 dB) 37
3.4.7 Kết quả đạt được 45
3.4.8 Thiết kế sơ đồ Layout cho khối LNA 46
3.4.9. Hướng tối ưu trong thời gian tới 49
Chương 4. Thiết kế khối tách biên 50
4.1 Nguyên lý giải điều chế sóng AM trực tiếp 50
4.2 Sơ đồ mạch 52
4.3 Nguyên lý hoạt động 53
4.4 Các bước thiết kế 55
4.4.1 Yêu cầu thiết kế. 55
4.4.2 Thiết lập ban đầu. 56
4.4.3 Xác định chế độ một chiều 57
4.4.4 Phối hợp trở kháng 60
4.4.5 Kết quả 64
4.4.6 Thiết kế layout 68
4.5 Kết luận 70
Kết luận 71
Tài liệu tham khảo 73
Phụ lục 1 74
Quy tắc kích thước khi layout 74
1.1Bảng quy tắc layout. 74
1.2Quy tắc layout 1x. 74
1.3Quy tắc layout 2x 75
1.4Quy tắc layout 3x 75
1.5Quy tắc layout 4x 76
1.6Quy tắc layout 5x 76
1.7 Quy tắc layout 6x 76
1.8 Quy tắc layout 7x 77
Để tải bản Đầy Đủ của tài liệu, xin Trả lời bài viết này, Mods sẽ gửi Link download cho bạn sớm nhất qua hòm tin nhắn.
Ai cần download tài liệu gì mà không tìm thấy ở đây, thì đăng yêu cầu down tại đây nhé:
Nhận download tài liệu miễn phí
Tóm tắt nội dung tài liệu:
, giảm nhiễu…, người ta chia transistor làm nhiều finger (n finger). Khi đó chiều rộng kênh tổng cộng của transistor là n*W. Như vậy có ba tham số về kích thước đặc trưng cho transistor là n, L, W.b. Các chế độ hoạt động
Đặc điểm của MOSFET là được điều khiển bởi VGS. Vì thế sẽ nghiên cứu hoạt động của MOSFET theo sự biến thiên của VGS.
VGS = 0, cực nguồn và cực máng bị ngăn cách bởi hai chuyển tiếp P-N liên tiếp, những chuyển tiếp này được tạo ra ở giữa cực nguồn với đế, và giữa đế với cực máng. Giữa cực S và D xuất hiện một điện trở cực lớn, khoảng 1012 Ω, lúc này transistor được coi như đóng.
Hình 1.12: Đồ thị đặc tuyến hoạt động của transistor NMOS [2]
0
Khi đặt điện áp dương vào giữa cực G và S (VGS>0), giữa bề mắt lớp đế và các cực của transistor xuất hiện một vùng cùng kiệt hạt dẫn như được minh họa ở hình 1.13.
Hình 1.13: Mô hình NMOS khi VGS>0
Khi VGS tăng, thế năng (Ф) tại bề mặt tiếp giáp giữa lớp đế và cực cửa cũng tăng lên, bề dày của vùng cùng kiệt điện tích tăng lên. Khi thế năng này bằng 2 lần năng lượng Fermi (Фf) xảy ra hiện tượng đảo ngược (Inversion).
Фf= kTqlnNAni
(1.2)
Trong đó k là hằng số Boltmann, NA là nồng độ hạt dẫn của lớp đế, ni nồng độ hạt dẫn của bán dẫn silic thuần.
Khi xảy ra hiện tượng đảo ngược là lúc bắt đầu xuất hiện các electron ở ngay phía dưới lớp SiO2 tạo nên một lớp hạt dẫn liên tục từ cực D sang S lúc này kênh dẫn được hình thành. Điện áp VGS yêu cầu để tạo ra hiện tượng đảo ngược, người ta gọi là điện áp ngưỡng (Vth). Khi xét tới ảnh hưởng của điện áp đặt lên đế ta có thể xác định giá trị Vth như sau: [2]
Vth=Vtho+γ2Фf+ VBS-2Фf
(1.3)
Vtho là điện áp ngưỡng khi Vbs=0, chỉ phụ thuộc vào bản chất kim loại và silic, không phụ thuộc vào kích thước transistor.
γ là hệ số được xác định theo:
γ=1Cox2qεNA
(1.4)
Trong đó Coxlà điện dung lớp oxide.
Việc xác định được giá trị của Vth có ý nghĩa rất lớn trong việc xác định giá trị các điện áp phân cực cho transistor. Theo phương trình(1.3) muốn thay đổi giá trị của Vth ta chỉ có thể biến đổi giá trị của VBS.
Chế độ đảo ngược yếu:
Thực tế thì khi VGS200mV). Chế độ làm việc này được gọi là đảo ngược yếu.Khi đó dòng ID sẽ biến thiên theo hàm mũ của VGS:
ID=IO expVGSnVT
(1.5)
Trong đó VT là điện áp nhiệt :
VT= KTq
(1.6)
n là hệ số phụ thuộc công nghệ.
Trong chế độ này dòng điện ID phụ thuộc hàm mũ theo VGS. Vì thế nếu phân cực cho transistor ở chế độ này và đưa tín hiệu vào ở cực G của transistor ta có thể có có đặc tuyến làm việc giống như diode với dòng ID nhỏ tiêu tốn ít năng lượng.
VGS> Vth(chế độ đảo mạnh)
0
ID=μnCoxWL(VGS-Vth)VDS
(1.7)
VDS> VGS – V th(chế độbão hòa)
Nếu VDS> VGS – V th và tiếp tục tăng lên nữa thì dòng ID lúc này không tăng lên nữa, nó không còn phục thuộc vào V DS mà chỉ phụ thuộc vào V GS. Lúc này transistor được gọi là làm việc trong chế độ bão hòa. Dòng ID được xác định như phương trình (1.6) [2].
ID=μnCoxWLVGS-VthVDS-2VDS2
(1.8)
Trong trường hợp này transistor đóng vai trò như một nguồn dòng và được sử dụngnhiều trong hầu hết các mạch khuếch đại.
Mô hình tín hiệu nhỏ:
Khi tín hiệu vào ở mức bé để nghiên cứu hoạt động của transistor người ta đã đưa ra mô hình tín hiệu nhỏ như hình 1.15.
Hình 1.14: Mô hình tín hiệu nhỏ của transistor mắc theo sơ đồ S chung [2].
Đặc trưng cho mô hình tín hiệu nhỏ người ta thường dùng hệ số hỗ dẫn (gm) được xác định như phương trình 1.9.
gm=∂ID∂VGS
(1.9)
gm là hệ số đặc trưng cho sự biến đổi của dòng điện chạy qua transistor ID theo điện áp nhỏ đặt vào giữa cực G và cực S. gm thường được dùng để tính toán hệ số khuếch đại của transistor, trở kháng vào ra của transistor. Phương trình (1.10) xác định hỗ dẫn của transistor ở chế độ bão hòa.
gm=μnCoxWLVGS-Vth
(1.10)
1.3 Phần mềm mô phỏng
Hiện nay trên thế giới có rất nhiều công ty cũng như các viện nghiên cứu cung cấp các công cụ thiết kế như Cadence, Synopsys, Magma. Chúng tui sử dụng công cụ thiết kế của Cadence.
Chu trình thiết kế IC được thể hiện trong hình 1.15, trong đó phần CADENCE TOOL là những giai đoạn thiết kế mà Cadence có thể hỗ trợ chúng ta thực hiện.
Hình 1.15: Quy trình thiết kế IC
Mục tiêu của đề tài là thiết kế bộ đánh thức hoạt động ở tần số cao 2.4 GHz bằng công nghệ CMOS. Dưới đây tui xin trình bày ngắn gọn một số thuật ngữ thường sử dụng trong phần mềm thiết kế Cadence.
1.3.1Một số khái niệm cơ bản trên Cadence IC
a. Tệp dữ liệu công nghệ TechFile
Trong công nghiệp thiết kế IC, việc sử dụng công nghệ CMOS nào để chế tạo IC ảnh hưởng rất lớn đến cấu trúc cũng như các đặc tính của IC đó. Mỗi công nghệ CMOS chế tạo gắn liền với mỗi kích thước giới hạn của các linh kiện được sử dụng trong thiết kế. Kích thước này luôn được cố gắng thu nhỏ nhất để có thể tích hợp được nhiều nhất số linh kiện trên một điện tích, thu nhỏ diện tích, giảm năng lượng tiêu thụ, nâng cao hiệu suất hoạt động, giảm giá thành sản phẩm. Với mỗi kích thước, đặc tính của các linh kiện lại thay đổi, điện áp hoạt động, điện áp ngưỡng, điện áp đánh thủng, nhiễu và rất nhiều đặc tính ảnh hưởng tới phẩm chất của IC thay đổi. Vì thế mỗi công nghệ chế tạo có một bộ thông số riêng được lưu trong một tệp dữ liệu gọi là TechFile. Tệp dữ liệu này là kết quả của các nguyên tắc vật lý cơ bản, nguyên tắc thiết kế và kết quả đo đạc tính toán thực nghiệm do các công ty chế tạo IC đưa ra căn cứ vào công nghệ mà họ sử dụng. Tệp dữ liệu này là đặc trưng với mỗi công ty vì vậy nếu chúng ta dự định chế tạo linh kiện theo công nghệ của công ty nào thì phải sử dụng TechFile của công ty đó. Ví dụ như chúng tui sử dụng công nghệ CMOS 130 nm và sẽ đưa bản thiết kế cho công ty TSMC để chế tạo IC, chúng tui phải sử dụng TechFile của công ty TSMC cung cấp.
b.Khái niệm Cell
Trong thư viện mỗi linh kiện hay khối linh kiện được gọi là một Cell. Một Cell có thể chỉ đơn giản là một điện trở, tụ điện hay cả một khối chức năng đã hoàn thiện như bộ đảo. Cell có một số thể hiện phổ biến như sau:
schematic được tạo ra bằng trình soạn thảo Virtuaso Schematic Editing mô tả các thành phần của Cell, giá trị của chúng, sơ đồ đi dây.
symbol nếu cần biểu điễn khối linh kiện đơn giản hay phức tạp với các đầu vào và đầu ra giúp cho các sơ đồ nguyên lý phức tạp trở lên đơn giản, rõ ràng hơn thuận tiện cho quá trình thiết kế.
layout thể hiện sơ đồ bố trí các lớp của IC.
Ngoài ra còn có một số thể hiện nữa như verilog-A, spectre…
c. Tệp dữ liệu Netlist
Netlis...